快闪存储单元、快闪存储单元阵列及其制造方法技术

一种快闪存储单元，包括：　　　　一衬底；　　　　一堆栈栅极结构，设置于该衬底上，该堆栈栅极结构从该衬底起依序为一选择栅极介电层、一选择栅极与一顶盖层；　　　　一间隙壁，设置于该选择栅极侧壁；　　　　一控制栅极，设置于该堆栈栅极结构一侧，并与该堆栈栅极结构相连接；　　　　一浮置栅极，设置于该控制栅极与该衬底之间，且该浮置栅极具有凹下的一开口；　　　　一栅极间介电层，设置于该控制栅极与该浮置栅极之间；　　　　一隧穿介电层，设置于该浮置栅极与该衬底之间；以及　　　　一源极区／漏极区，分别设置于该控制栅极与该堆栈栅极结构一侧的该衬底中。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种半导体元件，且特别是有关于一种快闪存储单元及其制造方法。
技术介绍
闪存元件由于具有可多次进行数据的存入、读取、抹除等动作，且存入的数据在断电后也不会消失的优点，所以已成为个人计算机和电子设备所广泛采用的一种非挥发性内存元件。典型的闪存元件以掺杂的多晶硅制作浮置栅极(Floating Gate)与控制栅极(Control Gate)。而且，浮置栅极与控制栅极之间以介电层相隔，而浮置栅极与衬底间以隧穿氧化层(Tunnel Oxide)相隔。当对闪存进行写入/抹除(Write/Erase)数据的操作时，藉由于控制栅极与源极/漏极区施加偏压，以使电子注入浮置栅极或使电子从浮置栅极拉出。而在读取闪存中的数据时，于控制栅极上施加一工作电压，此时浮置栅极的带电状态会影响其下沟道(Channel)的开/关，而此沟道的开/关即为判读数据值「0」或「1」的依据。当上述闪存在进行数据的抹除时，由于从浮置栅极排出的电子数量不易控制，故易使浮置栅极排出过多电子而带有正电荷，谓之过度抹除(Over-erase)。当此过度抹除现象太过严重时，甚至会使浮置栅极下方的沟道在控制栅极未加工作电压时，即持续呈导通状态，而导致数据的误判。因此，为了解决元件过度抹除的问题，许多闪存会采用分离栅极(SplitGate)的设计，其结构特征为除了控制栅极与浮置栅极之外，还具有位于控制栅极与浮置栅极侧壁、衬底上方的一选择栅极(或称为抹除栅极)，此选择栅极(抹除栅极)与控制栅极、浮置栅极和衬底之间以一介电层相隔。如此则当过度抹除现象太过严重，而使浮置栅极下方沟道在控制栅极未加工作电压状态下即持续打开时，选择栅极(抹除栅极)下方的沟道仍能保持关闭状态，使得漏极/源极区无法导通，而能防止数据的误判。由于分离栅极结构需要较大的分离栅极区域而具有较大的存储单元尺寸，因此其存储单元尺寸较具有堆栈栅极闪存的存储单元尺寸大，而产生所谓无法增加元件集成度的问题。另一方面，由于与非门(NAND)型阵列是使各存储单元是串接在一起，其集成度会较或非门(NOR)型阵列高。因此，将分离栅极快闪存储单元阵列制作成与非门(NAND)型阵列结构，可以使元件做得较密集。然而，与非门(NAND)型阵列中的存储单元写入与读取的程序较为复杂，且其由于在阵列中串接了很多存储单元，因此会有存储单元的读取电流较小，而导致存储单元的操作速度变慢、无法提高元件性能的问题。
技术实现思路
有鉴于此，本专利技术的一目的为提供一种，可以简单地制作出与非门型阵列结构的快闪存储单元，此种快闪存储单元可以利用源极侧注入效应(Source-Side Injection，SSI)进行程序化操作，而能够提高程序化速度，并提高存储单元性能。本专利技术的另一目的为提供一种，可以增加浮置栅极与控制栅极之间所夹的面积，而提高栅极耦合率，并提高元件性能。本专利技术提供一种快闪存储单元，包括衬底、设置于衬底上的堆栈栅极结构，此堆栈栅极结构从衬底起依序为选择栅极介电层、选择栅极与顶盖层、设置于选择栅极侧壁的间隙壁、设置于堆栈栅极结构一侧，并与堆栈栅极结构相连接的控制栅极、设置于控制栅极与衬底之间，且具有凹下开口的浮置栅极、设置于控制栅极与浮置栅极之间的栅极间介电层、设置于浮置栅极与衬底之间的隧穿介电层与分别设置于控制栅极与堆栈栅极结构一侧的衬底中的源极区/漏极区。本专利技术的快闪存储单元，由于浮置栅极具有凹下的开口，可以增加浮置栅极与控制栅极之间的面积，因此可提高存储单元的栅极耦合率，降低其操作所需的工作电压，并提高存储单元的操作速度与性能。本专利技术又提供一种快闪存储单元阵列，包括衬底、串接设置于该衬底上而形成该存储单元阵列的多个存储单元结构与分别设置于存储单元阵列最外侧的控制栅极与堆栈栅极结构一侧的衬底中的源极/漏极区。各个存储单元结构包括设置于衬底上的堆栈栅极结构，此堆栈栅极结构从衬底起依序为选择栅极介电层、选择栅极与顶盖层、设置于选择栅极侧壁的间隙壁、设置于堆栈栅极结构一侧，并与堆栈栅极结构相连接的控制栅极、设置于控制栅极与衬底之间，且具有凹下开的浮置栅极、设置于控制栅极与浮置栅极之间的栅极间介电层以及设置于浮置栅极与衬底之间的隧穿介电层。其中，在存储单元阵列中各个存储单元结构中的控制栅极与浮置栅极所构成的堆栈结构与各个存储单元结构中的堆栈栅极结构交错排列。本专利技术的快闪存储单元阵列中，由于在各存储单元结构之间并没有间隙，因此可以提高存储单元阵列的集成度。而且，由于浮置栅极具有凹下的开口，可以增加浮置栅极与控制栅极之间的面积，因此可以提高存储单元的栅极耦合率，降低操作所需的工作电压，并提高存储单元的操作速度与性能。本专利技术再提供一种快闪存储单元阵列的制造方法，首先提供已形成有元件隔离结构的衬底，并于衬底上形成多个堆栈栅极结构，这些堆栈栅极结构各自是由选择栅极介电层、选择栅极与顶盖层所构成。接着于衬底上形成隧穿介电层，并于选择栅极的侧壁形成间隙壁。于堆栈栅极结构之间形成具有凹下开口的浮置栅极，且浮置栅极连接堆栈栅极结构侧的上表面介于顶盖层的上表面与选择栅极上表面之间。接着，于浮置栅极上形成栅极间介电层，并于堆栈栅极结构之间形成控制栅极，且控制栅极填满堆栈栅极结构之间的间隙。然后，移除预定形成存储单元阵列的区域以外的堆栈栅极结构，并于存储单元阵列最外侧的控制栅极与堆栈栅极结构一侧的衬底中形成源极区/漏极区。在上述的快闪存储单元阵列的制造方法中，形成浮置栅极的步骤先于衬底上形成导体层，并于导体层上形成材料层。然后，移除部分材料层，使材料层的上表面介于顶盖层的上表面与选择栅极上表面之间，并以材料层为掩模移除部分导体层。接着，移除材料层，并移除元件隔离结构上的部分导体层而形成浮置栅极。在上述的快闪存储单元阵列的制造方法中，形成控制栅极的步骤先于衬底上形成另一层导体层，并移除部分此导体层，直到暴露顶盖层的上表面，而于堆栈栅极结构之间的间隙形成控制栅极。本专利技术形成具有凹下开口的浮置栅极，可以增加浮置栅极与控制栅极之间的面积，而提高存储单元的栅极耦合率，降低其操作所需的工作电压，而提高存储单元的操作速度与性能。而且，本专利技术采用于堆栈栅极结构之间的间隙填入导体层的方式，形成控制栅极，由于没有使用到微影蚀刻技术，因此其工艺较为简便。而且本专利技术形成存储单元阵列的步骤与现有的工艺相比也较为简单。此外，本专利技术的存储单元阵列其利用热载流子效应以单一存储单元的单一位为单位进行程序化，并利用F-N隧穿效应(F-N Tunneling)抹除整个列的存储单元。因此，其电子注入效率较高，故可以降低操作时的存储单元电流，并同时能提高操作速度。因此，电流消耗小，可有效降低整个芯片的功率损耗。本专利技术还提供一种快闪存储单元阵列的制造方法，提供已形成有元件隔离结构的衬底，并于衬底上形成多个堆栈栅极结构，这些堆栈栅极结构各自是由选择栅极介电层、选择栅极与顶盖层所构成。接着，于衬底上形成隧穿介电层，并于选择栅极的侧壁形成间隙壁。于堆栈栅极结构之间形成浮置栅极后，于浮置栅极上形成栅极间介电层，并于堆栈栅极结构之间形成控制栅极，且控制栅极填满堆栈栅极结构之间的间隙。移除预定形成存储单元阵列的区域以外的堆栈栅极结构后，于存储单元阵列最外侧的控制栅极与堆栈栅极结构一侧的衬底中形本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种快闪存储单元，包括一衬底；一堆栈栅极结构，设置于该衬底上，该堆栈栅极结构从该衬底起依序为一选择栅极介电层、一选择栅极与一顶盖层；一间隙壁，设置于该选择栅极侧壁；一控制栅极，设置于该堆栈栅极结构一侧，并与该堆栈栅极结构相连接；一浮置栅极，设置于该控制栅极与该衬底之间，且该浮置栅极具有凹下的一开口；一栅极间介电层，设置于该控制栅极与该浮置栅极之间；一隧穿介电层，设置于该浮置栅极与该衬底之间；以及一源极区/漏极区，分别设置于该控制栅极与该堆栈栅极结构一侧的该衬底中。2.如权利要求1所述的快闪存储单元，其中该浮置栅极与该堆栈栅极结构相邻侧的上表面高度位于该顶盖层上表面与该间隙壁顶部之间。3.如权利要求1所述的快闪存储单元，其中该栅极间介电层的材料包括氧化硅/氮化硅/氧化硅。4.一种快闪存储单元阵列，包括一衬底；多个存储单元结构，串接设置于该衬底上而形成该存储单元阵列，各该些存储单元结构包括一堆栈栅极结构，设置于该衬底上，该堆栈栅极结构从该衬底起依序为一选择栅极介电层、一选择栅极与一顶盖层；一间隙壁，设置于该选择栅极侧壁；一控制栅极，设置于该堆栈栅极结构一侧，并与该堆栈栅极结构相连接；一浮置栅极，设置于该控制栅极与该衬底之间；一栅极间介电层，设置于该控制栅极与该浮置栅极之间；一隧穿介电层，设置于该浮置栅极与该衬底之间；以及一源极区/漏极区，分别设置于该存储单元阵列最外侧的该控制栅极与该堆栈栅极结构一侧的该衬底中，其中，各该些存储单元结构中的该控制栅极与该浮置栅极所构成的堆栈结构与各该些存储单元结构中的该堆栈栅极结构交错排列。5.如权利要求4所述的快闪存储单元阵列，其中该浮置栅极与该堆栈栅极结构相邻侧的上表面高度位于该顶盖层上表面与该间隙壁顶部之间。6.如权利要求4所述的快闪存储单元阵列，其中该该浮置栅极具有凹下的一开口，且该控制栅极填满该开口。7.如权利要求4所述的快闪存储单元阵列，其中该栅极间介电层的材料包括氧化硅/氮化硅/氧化硅。8.一种快闪存储单元阵列的制造方法，包括提供一衬底，该衬底上已形成有一元件隔离结构；于该衬底上形成多个堆栈栅极结构，该些堆栈栅极结构各自是由一选择栅极介电层、一选择栅极与一顶盖层所构成；于该衬底上形成一隧穿介电层，并于该选择栅极的侧壁形成一间隙壁；于该些堆栈栅极结构之间形成一浮置栅极，该浮置栅极具有凹下的一开口，且该浮置栅极连接该些堆栈栅极结构侧的上表面介于该顶盖层的上表面与该选择栅极上表面之间；于该浮置栅极上形成一栅极间介电层；于该些堆栈栅极结构之间形成一控制栅极，且该控制栅极填满该些堆栈栅极结构之间的间隙；移除预定形成该存储单元阵列的区域以外的该些堆栈栅极结构；以及于该存储单元阵列最外侧的该控制栅极与该堆栈栅极结构一侧的该衬底中形成一源极区/漏极区。9.如权利要求8所述的快闪存储单元阵列的制造方法，其中于该些堆栈栅极结构之间的间隙形成该浮置栅极的步骤包括于该衬底上形成一第一导体层；于该第一导体层上形成一材料层，该材料层填满该些堆栈栅极结构之间的间隙；移除部分该材料层，使该材料层的上表面介于该顶盖层的上表面与该选择栅极上表面之间；以该材料层为掩模移除部分该第一导体层；移除该材料层；以及移除该元件隔离结构上的部分该第一导体层而形成该浮置栅极。10.如权利要求9所述的快闪存储单元阵列的制造方法，其中该材料层的材料包括光致抗蚀剂。11.如权利要求9所述的快闪存储单元阵列的制造方法，其中该材料层的材料包括抗反射涂层。12.如权利要求9所述的快闪存储单元阵列的制造方法，其中形成该材料层的方法包括旋转涂布法。13.如权利要求9所述的快闪存储单元阵列的制造方法，其中移除部分该材料层，使该材料层的上表面介于该顶盖层的上表面与该选择栅极上表面之间包括回蚀刻法。14.如权利要求8所述的快闪存储单元阵列的制造方法，其中于该些堆栈栅极结构之间的间隙形成一控制栅极，且该控制栅极填满该些堆栈栅极结构之间的间隙的步骤包括于该衬底上形成一第二导体层；以及移除部分该第二导体层，直到暴露该顶盖层的上表面，而于该些堆栈栅极结构之间的间隙形成该控制栅极。15.如权利要求14所述的快闪存储单元阵列的制造方法，其中移除部分该第二导体层，直到暴露该顶盖层的上表面，而于该些堆...

【专利技术属性】
技术研发人员：许正源，洪至伟，吴齐山，黄明山，
申请(专利权)人：力晶半导体股份有限公司，
类型：发明
国别省市：