扩散隐埋极板沟槽ＤＲＡＭ单元阵列制造技术

公开一种高密集度的衬底沟槽ＤＲＡＭ单元存储器件及其工艺，毗邻沟槽电容器形成一隐埋区，以使ＤＲＡＭ转移ＦＥＴ的衬底能与半导体衬底上的其它ＦＥＴ电绝缘。隐埋区的一部分是由深沟槽的侧壁的侧向外扩散形成，另一部分是由完全环绕ＤＲＡＭ阵列的Ｎ阱表面扩散形成的。（*该技术在2013年保护过期，可自由使用*）

【技术实现步骤摘要】
本申请和与之同时提交的J.Park等人的题目为“双栅衬底极板沟槽DRAM单元阵列”和G.B.Bronner等人的题目为“双阱衬底极板沟槽DRAM单元阵列”是三项同时待审的相关申请。本专利技术涉及半导体存储器件，特别涉及高密度动态随机存取存储单元及其用亚微米工艺的制作方法。半导体器件的制作工艺的设计者已被迫不断提高器件的有效密度，来保持价格和性能的竞争性。因而，VLSI和ULSI工艺已进入亚微米的结构尺度范围，现在已是毫微米的特征尺寸范围内的设计工艺。知可预见的未来一段时间内，接近半导体器件设计的常规二维设计将要达到绝对原子物理的极限。传统上，动态随机存取存储器(DRAM)的设计者在每个DRAM的研制阶段都力求取得特征尺寸分辨率的极限，用先进的工艺来满足最严峻的挑战。例如，使64K比特DRAM的设计者感到困惑的是要弄清在感受到在制作材料中和工作环境中本来就存在着自然发生的原子粒子辐射的情况，容许可靠数据信号所要求的最小电荷容量已达到存储电容器的电荷容量的实际物理极限，存储电容器的物理极限被视为大约50毫微微法(50×10-15F)。从实际上看，这种限制妨碍了起始于80年代初期的DRAM尺寸与电压定标的延续。减小DRAM存储电容器所占用的半导体衬底表面面积已受到苛刻的限制。由于可靠的电容器介质材料厚度的减小，使现有的1Mb(一兆比特)的DRAM工艺仍能继续用于平面、二维器件和电路设计。从4Mb DRAM开始，许许多多的三维设计已被用到将简单单一器件/电容器存储单元变为在垂直方向设置电容器的程度、按这种设计，电容器已被做在成形于半导体衬底表面的沟槽内。按更密集的设计，也提出一些其它形式的三维电容器，如将电容器的极板叠置于转移器件上方。然而，这种设计尚存在将内连线连到所要求的字存取和将数字比特线连接到DRAM存储单元的困难。还提出另一些设计方案，将转移器件及其相关的电容器两者均做在一个优选的最小特征尺寸的沟槽内。目前，由于不可克服的工艺困难，把这些设计用于制作工艺尚不实际。大多数对16Mb和密度更大的DRAM单元的设计提案都避开继续开发沟槽单元工艺，这是因为已知在沟槽电容器结构中有漏电机构存在。当熟悉了这些漏电机构时，就可把沟槽DRAM单元设计的开拓成功地用到16Mb的设计中。下列参考文献记述了用于DRAM和其它半导体工艺和已有技术的各种方案。题目为“DRAM的沟槽和密集结构”论文(“TrenchandCompactStructures-forDRAMs”byP.Chatterjeeetal.，InternationalElectronDevicesMeeting1986，TechnicalDigestpaper6.1，pp128-131)记述了直至16MbDRAM设计在沟槽单元设计中的各种变型，包括衬底极板沟槽(SPT)单元，在美国专利US-4，688，063(1987.8.18授于Lu等人并转让给该专利技术的受让人)中记述得更为详细。SPT单元采用一种高导电衬底作为DTAM单元的极板。每个单元的存储节点做在衬底的一个深沟槽内。美国专利US-4，801，988(1989.1.31.授于Kenney并转让给该专利技术的受让人)记述一个改进的SPT单元，包括一个厚的做在沟槽内的隔离区，以便能更密集装填DTAM单元。题目为“容许增加存储电荷的CMOS半导体存储结构上的改型”(“CMOSSemiconductorMemoryStructuralModificationtoAllowIncreasedMenoryCharge”anonymous，IBMTechnicalDisclosureBulletinVol.31，No.11，April1989pp162-5)教导一种在支持器件下面设置一隐埋区，将SPT单元的衬底极板与支持器件隔离开的方法，以便容许极板的参考电压单独地偏置在最佳的Vdd/2伏特。美国专利US-4，912，054(1990.3.27授予Tomassetti)记述通过使用双极型器件工艺所常用的各种外延层将双级-CMOS电路器件隔离开的方法。题目为“具有三重阱结构的45ns16Mb的DRAM”(“A45-ns16MbitDRAMwithTriple-wellStructure”byS.Fijiietal，IEEEJournalofSolid-StateCircuits，Vol.24，No.5，October1989，pp1170-1175)记述了将各种不同功能器件类型隔离开的技术，按该方法，将沟槽DRAM单元的全部阵列做在注入了p阱的表面。美国专利US-4，829，017(1989.3.9授予Malhi)记述了一种在衬底做一浅沟槽，形成一个隐埋掺杂层的方法，保护其侧壁，再延展沟槽，最后将延展的沟槽侧壁进行掺杂，形成一个对沟槽DRAM存储节点有用的连续掺杂区域。题目为“采用超过隐埋层的薄外延和沟槽隔离的深亚微米CMOS/BICMOS的新阱结构”(NewWellStructureforDeepSub-micronCMOS/BICMOSUsingThinEpitaxyOverBuriedLayerandTrenchIsolation”byY.Okazakietal.，1990SymposiumonVLSITechnology，DigestofTechnicalPapers，Paper6C-4，pp83-4)记述了使用隐埋外延层，将表面器件与衬底隔离开。下列各参考文献特别涉及各种SPTDRAM单元的改型，将其中的与衬底导电类型相反的隐埋区作为DRAM存储电容器的一个极板。美国专利US-4，918，502(1990.4.17.授予Kaga等人)记述了一个隐埋极板沟槽DRAM单元，其中的单元存储节点和一屏极做在一个单个的沟槽内。在该沟槽的底部，如此来形成一个与衬底反型的扩散，以致相邻单元的扩散互连形成类栅结构。形成一个或多个与DRAM无关的沟槽。起穿通作用，能给掺杂区加上合适的参考电压的偏置。所以，附图说明图12清楚地表明了隐埋区的类栅形貌。欧洲公开申请EP-0283964(1988.9.28公开)记述一个隐埋极板SPTDRAM单元，其中的由该DRAM的沟槽向外的扩散区与Kaga等人的形成SPT极板的扩散区相类似。如按Kaga等人的方式，形成一个类栅区域，并与一个非单元沟槽接触。美国专利US-4，873，560(1989.10.10授予Sunami等人)还记述另一种隐埋极板SPT单元。将其中的存取晶体管做在单元沟槽内。所以，图30及其相应说明记述了为使单元转移器件正常运行而保持隐埋区的类栅结构的重要性。Sunami等人的专利还告诫人们，在类栅隐埋区中的开孔应“由耗尽层填充”，将表面器件与衬底隔离开的情况下，就可以将单独的连线做在“隔离的”表面区，以便使它偏置在与衬底相同的电位。英国专利申请GB-2，215，913A(1988.12.27公开)也记述了隐埋区SPTDRAM单元设计的另一种类型，其中的隐埋区的掺杂剂是用离子注入到DDRAM单元的深沟槽侧壁设置的。最后，美国专利US-4，794，434(1988.12.27授予Pelley)记述了一种双极器件工艺方法形成的隐埋极板SPTDRAM单元，其中的隐埋极板是由本文档来自技高网...

【技术保护点】
一种动态随机存取存储器件，其特征在于：一个具有第一种导电类型的第一区域的半导体衬底；至少一个动态存储单元阵列，每个单元包括一个与存储电容器耦连的存取晶体管，每个存储单元的晶体管形成在所说的半导体衬底的第二区域内，每个存取晶体管具有一控制电极，一数据线接触区，一存储节点区和一沟道区；形成于所说的衬底的多个沟槽内的多个信号存储电容器，每个电容器包括一个信号存储节点和一个由介质绝缘体分开的基准电压节点，该基准节点同所说的衬底相连接，每个电容器的存储节点同所说的存取晶体管之一相对应的存储节点区相连接。将所说的一个阵列内的存取晶体管的全部沟道区域同所说的衬底的第一区域在结构和在电学上隔离的装置，所说的隔离装置包括一个其导电类型同所说的第一区域相反的第三衬底区，所说的第三区域横向形成于所说的第一区域和第二区域之间，所说的第三区域贯穿所有的所述沟槽；所说的第三区域包括一个毗邻所说的沟槽的第一子区，所说的沟槽的杂质掺杂浓度在所说的沟槽整个深度上基本是一常数，所说的第三区域包括一个基本上环绕所说的阵列延展并在所说的第一子区和所说的半导体衬底的表面之间延展的第二子区；以及使所说的衬底的第一、第二和第三区域偏置在第一、第二和第三不同的基准电压的装置。...

【技术特征摘要】
US 1992-1-9 07/819,1481.一种动态随机存取存储器件，其特征在于一个具有第一种导电类型的第一区域的半导体衬底；至少一个动态存储单元阵列，每个单元包括一个与存储电容器耦连的存取晶体管，每个存储单元的晶体管形成在所说的半导体衬底的第二区域内，每个存取晶体管具有一控制电极，一数据线接触区，一存储节点区和一沟道区；形成于所说的衬底的多个沟槽内的多个信号存储电容器，每个电容器包括一个信号存储节点和一个由介质绝缘体分开的基准电压节点，该基准节点同所说的衬底相连接，每个电容器的存储节点同所说的存取晶体管之一相对应的存储节点区相连接。将所说的一个阵列内的存取晶体管的全部沟道区域同所说的衬底的第一区域在结构和在电学上隔离的装置，所说的隔离装置包括一个其导电类型同所说的第一区域相反的第三衬底区，所说的第三区域横向形成于所说的第一区域和第二区域之间，所说的第三区域贯穿所有的所述沟槽；所说的第三区域包括一个毗邻所说的沟槽的第一子区，所说的沟槽的杂质掺杂浓度在所说的沟槽整个深度上基本是一常数，所说的第三区域包括一个基本上环绕所说的阵列延展并在所说的第一子区和所说的半导体衬底的表面之间延展的第二子区；以及使所说的衬底的第一、第二和第三区域偏置在第一、第二和第三不同的基准电压的装置。2.权利要求1所述的动态随机存取存储器件，其特征在于，所说的第三区域的第一子区的杂质掺杂浓度超过所说的衬底第一区域的浓度。3.权利要求2所述的动态随机存取存储器件，其特征在于，所说的第一区域的杂质类型是P型。4.权利要求3所述的动态随机存取存储器件，其特征在于，所说的第一区域的掺杂剂杂质是硼，而第一子区内的掺杂剂杂质是砷。5.权利要求4所说的动态随机存取存储器件，其特征在于，存取晶体管是N沟FET器件。6.一种动态随机存取存储器件，其特征在于，多个安排于半导体衬底上的矩形矩阵内的深沟槽，毗邻沟槽间的间隔在侧向和横向上基本上是相等的;隐埋极板扩散区与所有的深沟槽相联系。每个与衬底极板沟槽DRAM单元相联系的第一种多个沟槽包括一个转移器件、一个数据节点和一个与电容器极板连接的存储节点，该电容器形成在深沟槽内，并耦连到隐埋极板扩散区域内衬底的一个区...

【专利技术属性】
技术研发人员：多纳德迈卡尔班凯尼，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]