形成非挥发性存储元件的方法技术

一种形成非挥发性存储元件的方法，先于一半导体基底上形成一堆栈结构，包括一穿隧氧化层、一浮置栅极、一薄氧化层以及一控制栅极。之后，蚀刻定义堆栈结构的侧壁，再植入掺质到暴露出的基底区域内，以于邻接堆栈结构的基底中形成源极与漏极区。然后，于堆栈结构的侧壁上形成一介电衬层，以修补蚀刻造成的损害。之后，于介电衬层上形成一氮化阻障层，以及于氮化阻障层上形成一氧化间隙壁。由于氮化阻障层可捕捉负电荷，因而在穿隧氧化边缘作为一相当高的阻障。因此，可降低存储元件的最初抹除与经多次循环后的抹除之间的启始电压差。

【技术实现步骤摘要】

本专利技术是有关于一种半导体制造方法，且特别是有关于一种制造具有氮化硅阻障层(silicon nitride barrier)的非挥发性存储元件(non-volatile memory device)的方法，以降低快速抹除效应(fast eraseeffect)。
技术介绍
半导体元件通常包括多个形成于一基底上或内的单独构件。其中的一构件为存储元件，其用以储存电子数据如用一电子处理器(processor)实施的计算机程序以及由处理器操作的逻辑数据(logicdata)。而不需周围电力(ambient power)来储存电子数据的存储元件通常为非挥发性存储元件。闪存(flash)是其中一种特殊的非挥发存储器，而逻辑数据的位就储存于此种存储器的单元即存储单元中。存储单元的群组可被称为一字符(word)，字符的群组可被称为一纪录(page)，而记录的群族可称为一区段(section)。可通过字符或记录存取数据进行以读取(reading)与编程(programming)，同时可存取一整个区段用以进行抹除(erasing)。一个传统的快闪存储单元包括一晶体管具有一可编程启始电压VT。晶体管的启始电压可根据设计参数(design parameter)所决定而被设定或编程到一想要的数值，其沿着一模拟规模(analog scale)在最大与最小的启始电压界限(limit)之间。晶体管通常包括位于一半导体基底上的一堆栈栅极结构。此一堆栈结构包含一相当薄的穿隧氧化层(tunnel oxide)(如二氧化硅)覆盖于基底、一掺杂多晶硅浮置栅极(floating gate)覆盖于穿隧氧化层以及一内多晶介电层(interpolydielectric)覆盖于浮置栅极。最后，有一掺杂多晶硅控制栅极覆盖内多晶介电层。晶体管也包括自对准于堆栈栅极结构侧壁的源极与漏极区域。一般快闪存储单元可通过感应电子从漏极区域到浮置栅极的注入(injection)来编程。电子经由一已知的“F-N穿隧效应(Fowler-Nordheim tunneling)”机制通过氧化层到浮置栅极。于浮置栅极上有足够的负电荷累积之后，浮置栅极的负电位将提升联合的场效晶体管的启始电压并且于后续“读取”模式(mode)期间抑制电流流经信道区域。而浮置栅极的放电行为如抹除作用可通过感应于浮置栅极中的电子移动到源极区域来实施。有许多移动电子到达浮置栅极或从浮置栅极离开的方法。举例来说，电子可被电汲或是被用紫外线汲取。对闪存而言，希望能显示一致的抹除时间。然而，多次编程与抹除循环之后，会发生快速抹除效应(fast erase effect)，即某些存储单元的抹除时的速率会比其它存储单元快。特别是较快抹除的存储单元的启始电压会在最初抹除与经多次循环的抹除之间不适当地下降。因此较快抹除的存储单元可能会过度抹除(over erase)，且具有一较其它存储单元低的启始电压，导致漏电流。过度的漏电流会在快闪存储单元的操作上带来不良影响。举例来说，在一列(column)中的多个存储单元的漏电流会在位线上有一漏电流的总和效应(summing effect)，导致不正确的数据读取。所以需要降低存储单元上的快速抹除效应，以减小最初抹除与经多次循环的抹除之间的启始电压差(difference)。
技术实现思路
因此，本专利技术的目的是提供一种用以降低异常的快速抹除效应的方法。特别是在一存储元件的堆栈栅极结构侧壁侧面邻近形成一氮化(如氮化硅)阻障层。因为氮化层具有捕捉负电荷的能力，这种氮化层在穿隧氧化边缘(edge)作为一相当大的阻障。因此，最初抹除与经多次循环的抹除之间的启始电压差会被降低。根据上述与其它目的，本专利技术提出一种，先于一半导体基底上形成一堆栈结构，包括一穿隧氧化层、一浮置栅极、一薄氧化层以及一控制栅极。之后，蚀刻定义堆栈结构的侧壁，再植入掺质到暴露出的基底区域内，以于邻接堆栈结构的基底中形成源极与漏极区。然后，于堆栈结构的侧壁上形成一氧化衬层(liner oxide layer)，以修补蚀刻造成之损害。之后，于介电衬层上形成一氮化阻障层(nitride barrier layer)。而形成氮化阻障层的方法例如是低压化学气相沉积(LPCVD)氮化硅沉积法、在有N2或N2O的存在下施行快速热工艺或暴露氧化衬层于一N2等离子中。然后，于氮化阻障层上可形成一氧化间隙壁。这个方法可以用于形成数个非挥发存储元件或胞，其均具有横向邻接其侧壁的一氮化阻障层。依照本专利技术的其它观点，又提供一非挥发存储元件包括形成于一基底上的一堆栈栅极结构。此种堆栈结构包含一穿隧氧化层、一浮置栅极、一薄氧化层以及一控制栅极。源极与漏极区域则位于邻接堆栈栅极结构的基底中。一氧化衬层位于堆栈结构的侧壁上。还有一氮化阻障层位于氧化衬层上。存储元件更包括位于氮化阻障层上的氧化间隙壁。于本专利技术中，氮化阻障层的存在提供对抗快速抹除效应的保护，其系通过降低或消除存储元件的漏电流。氮化阻障层有捕捉负电荷的倾向，特别在氧化衬层与氮化阻障层之间的界面。氮化阻障层本身系被放置于电子的行经路线中，而其余电子会从浮置栅极流到源极/漏极区。因此，氮化阻障层形成了一个在电子到达源极/漏极区之前将其捕捉的“阻障”，以避免漏电。在无漏电的情形下，存储单元的最初抹除与经多次循环的抹除之间的差异将被降低以减弱快速抹除效应甚至使其不成问题。在穿隧氧化边缘(edge)作为一相当大的阻障。因此，最初抹除与经多次循环的抹除之间的启始电压差会被降低。为让本专利技术的上述和其它目的、特征、和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下附图说明图1为依照本专利技术的一较佳实施例的存储元件的剖面示意图，其具有一堆栈栅极结构；图2为图1所示的存储元件的剖面示意图，其中有一氧化衬层形成于堆栈栅极结构的侧壁上；图3为图2所示的存储元件的剖面示意图，其中有一氮化阻障层形成于氧化衬层上；图4为图3所示的存储元件的剖面示意图，其中有一氧化间隙壁形成于氧化衬层氮化阻障层上；以及图5为依照本专利技术的非挥发存储元件的最初抹除与经100次循环后的抹除之间的启始电压差的图表。8堆栈结构10基底12栅极介电层14浮置栅极16第二介电层18控制栅极20源极/漏极区22介电衬层24阻障层26介电间隙壁30传统样品32本专利技术的样品 具体实施例方式本专利技术将详细描述其较佳实施例，并以附图作为范例。在图标与说明书中的相同或相似的图标标号代表相同或类似的部分。而且，请注意图标为简化的形式而非精确的比率。于此揭露所提及的方向名称如上、下、左、右、前、后只为了方便及清楚而用于图标中。这种方向上的名称应理解为非用以限定本专利技术的范围。于此揭露的是关于某一图例，但是应可理解这些实施例是用来举例而非限制。举例来说，熟悉此技艺者根据本专利技术施行制造方法时，包括形成一存储元件，其具有一氮化阻障层邻接堆栈栅极结构的侧壁。因此，可使用不同于实施例中所述的处理技术形成氮化阻障层。再者，可使用与实施例不同的特有的材料来形成堆栈结构。因此，可用不同的制造技术与不同的材料来实施本专利技术。可知于此所描述的工艺步骤与结构都无法涵盖一集成电路的完整制造流程。本专利技术可与多种传统的集成电路制造技术相连结，并且只需于此提供包含用以理解本文档来自技高网...

【技术保护点】
一种形成非挥发存储元件的方法，其特征是，该方法包括：于一基底上提供一堆栈结构，该堆栈结构包括一第一介电层、一浮置栅极、一第二介电层以及一控制栅极；于该堆栈结构的侧壁上形成一介电衬层；以及于该介电衬层的至少一部份上形成 一阻障层。

【技术特征摘要】
US 2003-5-14 10/437,4911.一种形成非挥发存储元件的方法，其特征是，该方法包括于一基底上提供一堆栈结构，该堆栈结构包括一第一介电层、一浮置栅极、一第二介电层以及一控制栅极；于该堆栈结构的侧壁上形成一介电衬层；以及于该介电衬层的至少一部份上形成一阻障层。2.如权利要求1所述的方法，其特征是，该阻障层包括一氮化硅层。3.如权利要求2所述的方法，其特征是，该存储元件是一快闪存储单元；该方法包括植入掺质到该基底的区域内，以于该基底中形成复数个源极与漏极区；以及该方法更包括于该氮化硅层上形成一二氧化硅间隙壁。4.如权利要求2所述的方法，其特征是，形成该介电衬层包括施行热氧化工艺，使得该介电衬层包括二氧化硅。5.如权利要求4所述的方法，其特征是，形成该氮化硅层包括低压化学气相沉积氮化硅沉积法。6.如权利要求5所述的方法，其特征是，该氮化硅层的厚度大于30埃。7.如权利要求4所述的方法，其特征是，形成该氮化硅层包括在有N2或N2O的存在下施行快速热工艺。8.如权利要求7所述的方法，其特征是，该氮化硅层的厚度小于30埃。9.如权利要求4所述的方法，其特征是，形成该氮化...

【专利技术属性】
技术研发人员：曾铕寪，吕文彬，苏俊联，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]