结构重复的静电放电保护电路制造技术

本发明专利技术是一种结构重复的静电放电保护电路，该电路利用一栅极电性耦合于第一级电路的静电放电保护结构，并联其它栅极各自电性耦合于自第一级电路衍生的衍生电路的静电放电保护结构，来作为引流静电放电的保护电路。此衍生电路与第一级电路在引流静电放电时，彼此间的电阻匹配，使得静电电流不会集中于部分静电放电保护结构。本发明专利技术提供的静电放电的保护电路，可以避免因静电而损坏元件。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术有关于一种电路设计，特别是有关于一种静电放电保护的电路设计。
技术介绍
静电放电(ESD；Electrostatic Discharge)随着集成电路集积度的增加，与元件的尺寸的缩小化，衍生了在集成电路集积度的制造工艺中较过去更严重的可靠性问题。因为先进半导体制造工艺的改变，使得更容易遭受静电放电的破坏，造成电子电路的故障，影响电子电路上的可靠度。例如栅极氧化层为了配合元件缩小化及元件特性，不得不变薄，以发展轻微掺杂晶硅层(LDD)结构来解决热载子效应的问题，或者是为减少CMOS元件的寄生电阻所使用的多晶硅上形成金属硅化层(Silicide)制程等等。但因为先进的制造工艺技术以及元件尺寸缩小，使得深次微米CMOS集成电路对静电放电的防护能力下降。然而外界环境中所产生的静电依旧，进而使得因静电放电而损伤的情形越来越多，尤其是元件栅极氧化层愈来愈薄，使得原来的氧化层崩溃电压也随之下降。因此，如何有效地导引静电电流而不致于使元件内部的栅极受到静电的伤害是相当重要的问题。因此，如果如图1A所示，以一栅极接地的N-P结构(Gated GroundedN-P Structure)作本文档来自技高网...

【技术保护点】
一种结构重复的栅极耦合静电放电保护电路，包含：一第一串叠结构，包含：一第一金氧半场效晶体管，包含一第一源极、第一漏极与第一栅极，其中该第一漏极与一电路电性耦合，并且该第一栅极与一电源电性耦合；及一第二金氧半场效晶体管 ，包含一第二源极、第二漏极与第二栅极，其中该第二源极及该第二漏极分别与该电路中的接地电路及该第一源极电性耦合，并且该第二栅极电路与一第一级电路电性耦合；以及至少一第二串叠结构，各该第二串叠结构包含：一第三金氧半场效晶体管，包 含一第三源极、第三漏极与第三栅极，其中该第三漏极与该电路电性耦合，并且该第三栅极...

【技术特征摘要】
1.一种结构重复的栅极耦合静电放电保护电路，包含一第一串叠结构，包含一第一金氧半场效晶体管，包含一第一源极、第一漏极与第一栅极，其中该第一漏极与一电路电性耦合，并且该第一栅极与一电源电性耦合；及一第二金氧半场效晶体管，包含一第二源极、第二漏极与第二栅极，其中该第二源极及该第二漏极分别与该电路中的接地电路及该第一源极电性耦合，并且该第二栅极电路与一第一级电路电性耦合；以及至少一第二串叠结构，各该第二串叠结构包含一第三金氧半场效晶体管，包含一第三源极、第三漏极与第三栅极，其中该第三漏极与该电路电性耦合，并且该第三栅极与该电源电性耦合；一第四金氧半场效晶体管，包含一第四源极、第四漏极与第四栅极，其中该第四源极及该第四漏极分别与该接地电路及该第三源极电性耦合，并且该第四栅极电路电性耦合于衍生自该第一级电路的一衍生电路。2.如权利要求1所述的结构重复的栅极耦合静电放电保护电路，其中上述的第一漏极与该第二源极间的距离控制一第一启始电压及一第一维持电压。3.如权利要求1所述的结构重复的栅极耦合静电放电保护电路，其中上述的电路受到一静电放电时，该静电同时经该第一串叠结构与第二串叠结构引流至该接地电路。4.如权利要求1所述的结构重复的栅极耦合静电放电保护电路，其中上述的衍生电路为该第一级电路的复制电路。5.一种结构重复的栅极耦合静电放电保护电路，包含一第一串叠结构，包含一第一金氧半场效晶体管，包含一第一源极、第一漏极与第一栅极，其中该第一漏极与一电路电性耦合，并且该第一栅极与电路一电源电性耦合，该电源小于一启始电压；一第二金氧半场效晶体管，包含一第二源极、第二漏极与第二栅极，其中该第二源极与一接地电路电性耦合，并且该第二栅极电路与一第一级电路电性耦合；及一第一共享扩散区，电性耦合该第一源极至该第二漏极，该第一共享扩散区分别以该第一金氧半场效晶体管与该第二金氧半场效晶体管为源极与漏极；...

【专利技术属性】
技术研发人员：王志隆，宋永吉，
申请(专利权)人：威盛电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]