静电放电保护器件及其制造方法技术

本发明专利技术涉及一种静电放电保护（ＥＳＤ）器件。根据本发明专利技术的实施例，一种用于静电放电保护的器件包括：半导体衬底，在半导体衬底上的预定区中形成的多个场氧化物膜，在场氧化物膜之间的半导体衬底上的预定区中形成的栅极，在场氧化物膜之间的半导体衬底上的预定区中形成的阱增强区，在场氧化物膜和栅极之间的半导体衬底上的预定区中形成的源极，在栅极和场氧化物膜之间的半导体衬底上的预定区中形成的漏漂移区，浓度高于漏漂移区的浓度的漏有源区，漏有源区形成在漏漂移区中，以及在漏漂移区和漏有源区的边界上的半导体衬底上形成的氧化膜。因此，在器件表面上集中的电流能均匀地分布在整个器件上。

【技术实现步骤摘要】

本专利技术涉及一种静电放电保护器件(以下简称“ESD”)，更具体地，涉及一种ESD器件其中在漏漂移区(drain drift region)和漏有源极的边界上形成氧化膜以便实现OLI_GG_DDDNMOS器件，由此，集中在器件表面上的电流就可以均匀分配在整个器件上。
技术介绍
在制造半导体中，芯片在高电压下运行，保护芯片免受静电影响的ESD保护器件的作用很重要。在高电压下工作的半导体器件必须具有的一个基本特征是结击穿电压必须比工作电压高。为了满足该特性，如图1所示，使用采用二次扩散掺杂剂的漏极区的N型MOSFET，所谓的双扩散漏极N型MOSFET(DDDNMOS)被用作基本元件。图1A和图1B是常规单向和双向DDDNMOS器件的截面图。参考图1A，在P型半导体衬底101上的预定区中形成多个场氧化物膜102。在场氧化物膜102之间的半导体衬底101上形成栅极103。通过高浓度P型杂质离子注入工艺在场氧化物膜102和场氧化物膜102之间的半导体衬底101上形成阱增强(pick-up)区104。通过高浓度N型杂质离子注入工艺在场氧化物膜102和栅极103之间的半导体衬底101上形成源有源极105。而且，通过进行双倍N型杂质离子注入工艺在栅极103和场氧化物膜102之间形成漏极。漏极区具有在低浓度漏漂移区106中所形成的高浓度的漏有源极107。通常，具有相反电极性、相互接触的两区的杂质浓度越低，结击穿电压越高。因此，通过所示的方法形成双倍扩散掺杂剂的漏极。在这种状态下，如果降低与电极性相反的P-阱区接触的漂移区的杂质浓度，那么就能实现需要的结击穿电压。根据形成的方法，DDDNMOS器件可以分成两种类型掺杂剂仅扩散进漏极两次的结构，如图1A所示，即单向DDDNMOS器件，以及在漏极和源极中都扩散掺杂剂的结构，如图1B所示，即双向DDDNMOS器件。两种结构的结击穿电压几乎相同。参考图1B将描述双向DDDNMOS器件的结构。在P型半导体衬底201上的预定区中形成多个场氧化物膜202。在场氧化物膜202之间的半导体衬底201上形成栅极203。通过P型杂质离子注入工艺在场氧化物膜202和场氧化物膜202之间的半导体衬底201上形成阱增强区204。通过双倍N型杂质离子注入工艺在场氧化物膜202和栅极203之间的半导体衬底201上形成源极。在低浓度的源漂移区205内形成高浓度的源有源极206。而且，通过双倍N型杂质离子注入工艺在栅极203和场氧化物膜202之间形成漏极。此时，在低浓度漏漂移区207内形成高浓度的漏有源极208。图2A和2B示出了GG_DDDNMOS器件的电极连接模式的图，其中常规的单向和双向DDDNMOS器件被用作静电放电保护器件。为了将在高电压下运行的DDDNMOS器件作为ESD保护器件，如图2A和2B所示，以这样的方式形成电极，使栅极、源极和阱增强区连接在一起并接地，且在漏极上施加正电压。在具有上述电极的GG_DDDNMOS(栅极接地的DDDNMOS)中，如果施加在漏极上的电压比操作电压低，那么由于栅极和源极、沟道(栅极下面的区域，其中形成电流通路)保持几乎相同的电势，所以很少有电流流过。相反，如果施加在漏极上的电压比结击穿电压高，那么撞击离子化现象发生在半导体衬底和漏漂移区接触的界面上，因而形成大量载流子。因此，形成寄生NPN-BJT(NPN双极结晶体管)，因而在漏极和源极之间流过大量电流。因此，在具有上述构造的电极的GG_DDDNMOS中，在低于操作电压的电压下电流不流动，但是在高于操作电压的电压下电流平稳地流动。因而，GG_DDDNMOS能用作用于ESD保护的器件，其吸收(digest)在静电放电情况下不需要的应力电流以保护内部电路。图3A和3B示出常规单向和双向GG_DDDNMOS器件的多触点(multifinger)结构。当GG_DDDNMOS用作用于ESD保护的器件时为了确保与大量应力电流对抗的能力，使用如图3A和3B所示的多触点GG_DDDNMOS。图4A和4B为示出常规单向和双向GG_DDDNMOS器件的电流通路的示意图。图5A和5B示出常规单向和双向GG_DDDNMOS器件的热击穿点的示图。图4A、4B、5A和5B示出了当GG_DDDNMOS作为用于ESD保护器件时，电流沿之流动的导电通路。如果在GG_DDDNMOS中形成寄生NPN-BJT，且高电流开始流动，在漏极、沟道以及源极上形成低电阻电流通路。电流通路A和B具有沿着器件表面被限制于受限区域的特性。如果沿着器件表面受限制地形成电流通路A和B并且电流集中在该部分上，器件表面的温度急剧升高并且在表面上产生热击穿现象。从而，电流集中在表面的现象和热击穿现象成为降低GG_DDDNMOS克服ESD应力电流的能力的因素。通过仿真，确定了当GG_DDDNMOS作为ESD保护器件工作时随应力电流的升高而产生热击穿现象的位置，结果发现，因为漏有源区106和漏漂移区107的边界C处的器件表面的非常有限的区域中温度快速升高，所以产生了热击穿现象，如图5A和5B所示。因此，当GG_DDDNMOS作为在高电压下工作的半导体芯片的ESD保护器件时，为了改善GG_DDDNMOS克服ESD应力电流的性能，需要一种减轻器件表面上电流集中的方法，使得电流均匀地分布在器件上。
技术实现思路
因而，考虑到上述问题提供了本专利技术，本专利技术的目的是提供一种ESD器件及其制造方法，其中器件表面上的电流集中得以减轻，以改善器件克服ESD应力电流的能力。本专利技术的另一个目的是提供一种ESD器件及其制造方法，其中使用GG_DDDNMOS作为高电压ESD保护器件，其中在GG_DDDNMOS的漏漂移区和漏有源区接触的点处增加氧化膜，从而解决传统问题。为了实现上述目的，根据本专利技术的实施例，提供了一种用于静电放电保护的器件，包括半导体衬底，在半导体衬底上的预定区中形成多个场氧化物膜，在场氧化物膜之间的半导体衬底上的预定区中形成的栅极，在场氧化物膜之间的半导体衬底上的预定区中形成的阱增强区，在场氧化物膜和栅极之间的半导体衬底上的预定区中形成源极，在栅极和场氧化物膜之间的半导体衬底上的预定区中形成漏漂移区，比漏漂移区的浓度高的漏有源区，该漏有源区形成在漏漂移区中，以及在漏漂移区和漏有源区的边界上的半导体衬底上形成的氧化膜。阱增强区、源极和栅极施加有地电压，且漏有源区施加正电压。而且，形成的氧化膜不与栅极接触。根据本专利技术的另一个实施例，提供了一种静电放电保护器件，包括半导体衬底，在半导体衬底上的预定区中形成的多个场氧化物膜，在场氧化物膜之间的半导体衬底上的预定区中形成的栅极，在场氧化物膜之间的半导体衬底上的预定区中形成的阱增强区，在场氧化物膜和栅极之间的半导体衬底上的预定区中形成的源漂移区，比源漂移区的浓度高的源有源区，该源有源区形成在源漂移区中，在栅极和场氧化物膜之间的半导体衬底上的预定区中形成的漏漂移区，比漏漂移区的浓度高的漏有源区，该漏有源区形成在漏漂移区中，以及在漏漂移区和漏有源区的边界上的半导体衬底上形成的氧化膜。阱增强区、源极和栅极施加有地电压，且漏有源区施加正电压。而且，形成的氧化膜不与栅极接触。根据本专利技术的一个实施例，提供了一种制造静电放电保护器件的方法，包括如下步骤在半导本文档来自技高网...

【技术保护点】
一种用于静电放电保护的器件，包括：半导体衬底；在所述半导体衬底上的预定区中形成的多个场氧化物膜；在所述场氧化物膜之间的半导体衬底上的预定区中形成的栅极；在所述场氧化物膜之间的半导体衬底上的预定区中形成的阱增强区；在所述场氧化物膜和所述栅极之间的半导体衬底上的预定区中形成的源极；在所述栅极和所述场氧化物膜之间的半导体衬底上的预定区中形成的漏漂移区；浓度高于所述漏漂移区的漏有源区，所述漏有源区形成在所述漏漂移区中；以及在所述漏漂移区和漏有源区的边界上的半导体衬底上形成的氧化膜。

【技术特征摘要】
KR 2004-3-17 18063/041.一种用于静电放电保护的器件，包括半导体衬底；在所述半导体衬底上的预定区中形成的多个场氧化物膜；在所述场氧化物膜之间的半导体衬底上的预定区中形成的栅极；在所述场氧化物膜之间的半导体衬底上的预定区中形成的阱增强区；在所述场氧化物膜和所述栅极之间的半导体衬底上的预定区中形成的源极；在所述栅极和所述场氧化物膜之间的半导体衬底上的预定区中形成的漏漂移区；浓度高于所述漏漂移区的漏有源区，所述漏有源区形成在所述漏漂移区中；以及在所述漏漂移区和漏有源区的边界上的半导体衬底上形成的氧化膜。2.根据权利要求1所述的静电放电保护器件，其中形成所述氧化膜使之不与所述栅极接触。3.根据权利要求1所述的静电放电保护器件，其中所述阱增强区、源极和栅极施加有地电压，并且漏有源区施加正电压。4.一种用于静电放电保护的器件，包括半导体衬底；在所述半导体衬底上的预定区中形成的多个场氧化物膜；在所述场氧化物膜之间的半导体衬底上的预定区中形成的栅极；在所述场氧化物膜之间的半导体衬底上的预定区中形成的阱增强区；在所述场氧化物膜和所述栅极之间的半导体衬底上的预定区中形成的源漂移区；浓度比所述源漂移区的浓度高的源有源区，所述源有源区形成在所述源漂移区中；在所述栅极和所述场氧化物膜之间的半导体衬底上的预定区中形成的漏漂移区；浓度高于所述漏漂移区的漏有源区，所述漏有源区形成在所述漏漂移区中；以及在所述漏漂移区和漏有源区的边界上的半导体衬底上形成的氧化膜。5.根据权利要求4所述的静电放电保护器件，其中形成所述氧化膜使之不与栅极接触。6.根据权利要求4所述的静电放电保护器件，其中所述阱增强区、源极和栅极施加有地电压，并且漏有源区施加正电压。7.一种制造静电放电保护器件的方...

【专利技术属性】
技术研发人员：金吉浩，郑镛益，
申请(专利权)人：美格纳半导体有限会社，
类型：发明
国别省市：KR[韩国]