【技术实现步骤摘要】
本专利技术涉及沟槽MOSFET器件，更具体涉及具有低源极接触阻抗的沟槽MOSFET器件。
技术介绍
沟槽MOSFET(金属-氧化物-半导体场效应晶体管)是一种晶体管，其中垂直地形成沟道以及在源区和漏区之间延伸的沟槽中形成栅极。内衬薄绝缘层(如氧化层)以及填充导体(如多晶硅(即，多晶的硅))的沟槽允许更小地阻碍电流，且由此提供更低的具体导通电阻值。例如，美国专利5,072,266、5,541,425、5,866,931以及6,031,265中公开了沟槽MOSFET晶体管的实例，在此通过引入将其结合进来。作为具体例子，图1图示了美国专利5,072,266中公开的半个六角形沟槽MOSFET结构21。该结构包括n+衬底23，其上生长预定深度depi的轻掺杂n外延层25。在外延层25内，设置p体区27(p，p+)。在所示的设计图中，p体区27基本上是平坦的(除中心区外)，且一般位于外延层的顶面下面，与外延层的顶面相距dmin。覆盖大部分p体区27的另一层28(n+)用作器件的源极。在外延层中设置了一系列六角形沟槽29，朝顶部开口且具有预定深度dtr。沟槽29一般内衬有氧...
【技术保护点】
一种沟槽ＭＯＳＦＥＴ晶体管器件，包括：第一导电类型的硅衬底；在所述衬底上的所述第一导电类型的硅外延层，所述外延层具有比所述衬底更低的多数载流子浓度；从所述外延层的上表面延伸到所述外延层中的沟槽；内衬至少部分所述沟槽的绝缘层；邻近所述绝缘层的所述沟槽内的导电区；在所述外延层的上部内设置且邻近沟槽的第二导电类型的体区；在所述体区的上部内设置且邻近所述沟槽的所述第一导电类型的源区；在所述体区的上部内且邻近所述源区的第二导电类型的上部区域，所述上部区域具有比所述体区更高的多数载流子浓度；和在所述外延层上表面上布置的源极接触区，所述源极接触区包括：（ａ）与所述源区电接触的掺杂多晶硅接...
【技术特征摘要】
US 2001-11-20 10/010,4841.一种沟槽MOSFET晶体管器件，包括第一导电类型的硅衬底；在所述衬底上的所述第一导电类型的硅外延层，所述外延层具有比所述衬底更低的多数载流子浓度；从所述外延层的上表面延伸到所述外延层中的沟槽；内衬至少部分所述沟槽的绝缘层；邻近所述绝缘层的所述沟槽内的导电区；在所述外延层的上部内设置且邻近沟槽的第二导电类型的体区；在所述体区的上部内设置且邻近所述沟槽的所述第一导电类型的源区；在所述体区的上部内且邻近所述源区的第二导电类型的上部区域，所述上部区域具有比所述体区更高的多数载流子浓度；和在所述外延层上表面上布置的源极接触区，所述源极接触区包括(a)与所述源区电接触的掺杂多晶硅接触区以及(b)邻近所述掺杂的多晶硅接触区且与所述源区和所述上部区域电接触的金属接触区。2.如权利要求1所述的沟槽MOSFET晶体管器件，其中，所述金属接触区包括铝。3.如权利要求1所述的沟槽MOSFET晶体管器件，其中，所述掺杂多晶硅接触区是N-型多晶硅区。4.如权利要求3所述的沟槽MOSFET晶体管器件，其中，所述掺杂多晶硅接触区具有5×1019至1×1020cm-3的掺杂浓度范围。5.如权利要求1所述的沟槽MOSFET晶体管器件，其中，所述掺杂多晶硅接触区的截面基本上是三角形。6.如权利要求1所述的沟槽MOSFET晶体管器件，还包括布置在所述导电区上的绝缘区，所述绝缘区在所述外延层上表面上延伸。7.如权利要求6所述的沟槽MOSFET晶体管器件，其中，所述绝缘区是硼磷硅玻璃区。8.如权利要求6所述的沟槽MOSFET晶体管器件，其中，所述掺杂多晶硅接触区横向邻近所述绝缘区。9.如权利要求8所述的沟槽MOSFET晶体管器件，其中，所述掺杂多晶硅接触区的厚度是接近所述绝缘区的最大的，所述掺杂多晶硅接触区的上表面远离所述绝缘区倾斜。10.如权利要求1所述的沟槽MOSFET晶体管器件，还包括直接在所述上部区域下面的第二导电类型的附加区，所述附加区具有比所述体区更高的多数载流子浓度。11.如权利要求1所述的沟槽MOSFET晶体管器件，其中，所述器件包括多个正方形几何形状或六角形几何形状的晶体管单元。12.如权利要求1所述的沟槽MOSFET晶体管器件，其中，所述绝缘层是氧化硅层。13.如权利要求1所述的沟槽MOSFET晶体管器件，其中，所述导电区包括掺杂的多晶硅。14.如权利要求1所述的沟槽MOSFET晶体管器件，其中，所述第一导电类型是N-型导电，所述第二导电类型P-型导电性。...
【专利技术属性】
技术研发人员：石甫渊，苏根政，约翰E阿马托，崔炎曼，
申请(专利权)人：通用半导体公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。