【技术实现步骤摘要】
本专利技术一般涉及半导体器件，特别涉及功率MOSFET器件。
技术介绍
在诸如自动电气系统，电源，以及功率管理仪器的应用中，采用功率MOSFET器件。这种器件应该在截止态中维持高电压，同时在导通态下具有低电压降和高电流。图1示出了N沟槽功率MOSFET的典型结构。在N+硅衬底2上形成的N-外延硅层1包括器件中的两个MOSFET的p-体区5a和6a，N+源区7和8。P-体区5和6也可以包括深p-体区5b和6b。源极-体区电极12延伸穿过外延层1的特定表面部分，接触源区和体区。由延伸到图1的半导体上表面的N-外延层1的部分形成两个单元的N型漏极。在N+衬底2的底部提供漏极电极。通常是多晶硅的绝缘栅极电极18主要位于器件的体区和漏极部分之上，和体区和漏极被通常是二氧化硅的绝缘物的薄层分开。当将相对于源极和体区电极合适的正向电压施加到栅极上时，在体区的表面在源和漏之间形成沟槽。如图1所示的现有MOSFET的导通电阻大部分由外延层1中的漂移区电阻确定。漂移区电阻则由外延层1的掺杂和层厚度确定。但是，为增加器件的击穿电压，必须在增加层厚度的同时减少外延层1的掺杂浓度。图2...
【技术保护点】
一种形成功率半导体器件的方法，包括以下各步骤：Ａ．提供第一或第二导电类型的衬底；Ｂ．在所述衬底上形成电压维持区，通过：１．在衬底上淀积外延层，所述外延层具有第一导电类型；２．在外延层中以具有第二导电类型的掺杂剂元素的蚀刻剂气体蚀刻至少一个沟槽，在限定沟槽壁的外延层部分中形成掺杂的表面层；３．将位于所述掺杂的表面层的掺杂剂元素进一步扩散进外延层，以形成与沟槽相邻接并进入外延层的掺杂外延区；４．在所述沟槽中淀积填充物材料，基本上填满所述沟槽；以及Ｃ．在所述电压维持区上形成至少一个所述第二导电类型的区以限定两区这间的结。
【技术特征摘要】
US 2001-12-31 10/039,2841.一种形成功率半导体器件的方法，包括以下各步骤A.提供第一或第二导电类型的衬底；B.在所述衬底上形成电压维持区，通过1.在衬底上淀积外延层，所述外延层具有第一导电类型；2.在外延层中以具有第二导电类型的掺杂剂元素的蚀刻剂气体蚀刻至少一个沟槽，在限定沟槽壁的外延层部分中形成掺杂的表面层；3.将位于所述掺杂的表面层的掺杂剂元素进一步扩散进外延层，以形成与沟槽相邻接并进入外延层的掺杂外延区；4.在所述沟槽中淀积填充物材料，基本上填满所述沟槽；以及C.在所述电压维持区上形成至少一个所述第二导电类型的区以限定两区这间的结。2.如权利要求1所述的方法，其中在扩散掺杂剂元素的步骤之前执行淀积填充物材料的步骤。3.如权利要求1所述的方法，其中在扩散掺杂剂元素的步骤之后执行淀积填充物材料的步骤。4.如权利要求1所述的方法，其中步骤(C)进一步包括步骤在栅极绝缘区上形成栅极导体；在外延层中形成第一和第二体区，以限定两区之间的漂移区，所述体区具有第二导电类型；在第一和第二体区中分别形成第一导电类型的第一和第二源极区。5.如权利要求1所述的方法，其中填充沟槽的所述材料是未掺杂的多晶硅。6.如权利要求1所述的方法，其中填充沟槽的所述材料是绝缘材料。7.如权利要求6所述的方法，其中所述绝缘材料是二氧化硅。8.如权利要求6所述的方法，其中所述绝缘材料是氮化硅。9.如权利要求1所述的方法，其中所述掺杂剂元素是硼。10.如权利要求9所述的方法，其中所述蚀刻剂气体是BCl3。11.如权利要求1所述的方法，其中所述掺杂剂元素是磷。12.如权利要求11所述的方法，其中所述蚀刻剂气体是PH3。13.如权利要求4所述的方法，其中所述体区包括深体区。14.如权利要求1所述的方法，其中所述沟槽是由提供限定至少一个沟槽的掩模层，并且蚀刻由掩模层限定的沟槽形成的。15.如权利要求1所述的方法，其中蚀刻步骤是通过反应离子蚀刻执行的。16.如权利要求4...
【专利技术属性】
技术研发人员：理查德A布兰查德，石甫渊，
申请(专利权)人：通用半导体公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。