用于使N-沟道与P-沟道晶体管个别最佳化的差别隔离层的形成方法技术

一种形成半导体的方法，该半导体具有ｎ－沟道晶体管（１２）和ｐ－沟道晶体管（１４）且具有对于各不同类型晶体管的最佳栅极至漏极交迭电容，该方法对于各个晶体管（１２、１４）在栅极（１６）上使用差别隔离层。第一偏移隔离层（１８）在栅极（１６）上形成并施行ｎ－沟道扩展植入以建立ｎ－沟道晶体管（１２）用的源极／漏极扩展区（２０），该ｎ－沟道晶体管（１２）与该栅极（１６）间隔开最佳距离。第二偏移隔离层（２２）在第一偏移隔离层（１８）上形成，并形成ｐ－沟道源极／漏极扩展植入以建立ｐ－沟道晶体管（１４）用的源极／漏极扩展区（２６）。与在ｐ－沟道晶体管（１４）上的栅极（１６）间隔开的源极／漏极扩展区植入（２６）所增加的隔离层导致了ｐ－型掺杂物较之于ｎ－型掺杂物更快地扩散。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术关于半导体制造的领域，更具体的，是关于形成具有缩小的栅极交迭电容的n-沟道晶体管与p-沟道晶体管。
技术介绍
半导体器件和其集成电路的制造从半导体基板开始，并使用薄膜形成、离子植入、光刻技术、蚀刻和沉积技术在半导体基板内或半导体基板上形成各种结构特征，而获得各个电路组件，然后这些电路组件相互连接以最终制成整体的半导体器件。对于相关超大规模集成电路(ULSI)半导体器件的逐渐增加的高密度与性能的需求，须有更小的设计特征、增加的晶体管和电路速度、高的可靠度和增加竞争力的高成品率。当器件和特征缩小时，并且驱使对于较高性能器件的要求逐渐提高时，就会发现产生了新的问题，而针对此新的问题需要有新的制造方法或新的配置，或者同时需要这两者。对采用高性能金属氧化物半导体(MOS)器件的大规模和超大规模的集成设备有很大需求，该MOS器件一般包括在半导体基板中的一对离子植入源极/漏极区域、以及将源极/漏极区域分离的沟道区域。上述的沟道区域一般为薄的栅极氧化物和包含导电多晶硅或其它的导电材料的导电栅极，在一般的集成电路中，存在多种不同导电类型的MOS器件，比如n-型和p-型的类型器件以及在公共本文档来自技高网...

【技术保护点】
一种在相同基板上形成ｎ－沟道和ｐ－沟道晶体管的方法，包括下列各步骤：在该ｎ－沟道晶体管（１２）中通过植入ｎ－型掺杂物离开第一栅极（１６）的一第一距离而形成源极／漏极扩展区（２０）；以及在该ｐ－沟道晶体管（１４）中通过植入ｐ－ 型掺杂物离开第二栅极（１６）一第二距离而形成源极／漏极扩展区（２６），该第二距离大于该第一距离。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：DH琼，
申请(专利权)人：先进微装置公司，
类型：发明
国别省市：US[美国]