半导体集成电路器件的制造方法技术

本申请涉及半导体集成电路器件的制造方法。在用低压ＣＶＤ设备形成掺杂硅膜时，用下述方式抑制来自另一个类似的硅膜的杂质的扩散（所述另一个类似的硅膜已经形成在淀积室的内壁上）：在上面形成有栅极氧化物膜（绝缘膜）的半导体衬底被插入ＣＶＤ设备（第一成膜设备）的淀积室中之后，加热淀积室的内部，同时，相对于在大气压下加热淀积室内部所需的时间Ａ，使随后在被调节到真空或者不大于大气压的压强下在淀积室中进行的加热所需的时间Ｂ最小化。然后开始形成掺杂的硅膜。此时，控制Ａ和Ｂ之间的关系，使之满足下述关系：０．１×Ｂ≤Ａ≤１３×Ｂ。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体集成电路器件的制造技术，尤其是有效地应用于用CVD(化学汽相淀积)淀积硅膜的步骤的技术，所述硅膜中被注入杂质离子。
技术介绍
作为用于MISFET(金属绝缘半导体场效应晶体管)的栅极的材料，例如使用添加了杂质的多晶硅膜。作为添加的杂质，对于n沟道MISFET可以使用AsH3和PH3等，对于p沟道MISFET可以使用B2H6等。例如可以利用低压CVD设备来形成这样的多晶硅膜。在由Semiconductor Equipment Association Japan编辑，THE NIKKANKOGYO SHIMBUN，LTD.于1997年11月20日出版的″TechnologicalDictionary of Semiconductor Equipment(Fourth Edition)″第187页中，描述了一种低压CVD设备。但是，专利技术人发现，这样的低压CVD设备具有如下问题。作为用于MISFET的栅极的材料，用低压CVD设备形成上述的添加了杂质的多晶硅膜，方法是将半导体晶片插入淀积室中，等待预定的时间，直到淀积室中的温度达到足够的温度，同时将淀积室中的压强降低本文档来自技高网...

【技术保护点】
一种半导体集成电路器件制造方法，包括下述步骤：（ａ）在半导体衬底上形成一层绝缘膜；（ｂ）在步骤（ａ）之后，将该半导体衬底插入第一成膜设备的淀积室中；（ｃ）加热该淀积室的内部；以及（ｄ）在步骤（ｃ）之后，用化学 成膜方法在所述绝缘膜上形成添加了导电性杂质的硅膜，上述步骤（ｃ）包括下述子步骤：（ｃ１）在将淀积室内部保持在大气压的同时加热淀积室的内部；以及（ｃ２）在子步骤（ｃ１）之后，在将淀积室的内部的压强调节到真空或者不大于大 气压的同时加热淀积室的内部；其中，子步骤（ｃ１）比子步骤（ｃ２）...

【技术特征摘要】
JP 2002-1-9 2507/20021.一种半导体集成电路器件制造方法，包括下述步骤(a)在半导体衬底上形成一层绝缘膜；(b)在步骤(a)之后，将该半导体衬底插入第一成膜设备的淀积室中；(c)加热该淀积室的内部；以及(d)在步骤(c)之后，用化学成膜方法在所述绝缘膜上形成添加了导电性杂质的硅膜，上述步骤(c)包括下述子步骤(c1)在将淀积室内部保持在大气压的同时加热淀积室的内部；以及(c2)在子步骤(c1)之后，在将淀积室的内部的压强调节到真空或者不大于大气压的同时加热淀积室的内部；其中，子步骤(c1)比子步骤(c2)需要更多的时间。2.一种半导体集成电路器件制造方法，包括下述步骤(a)在半导体衬底上形成一层绝缘膜；(b)在步骤(a)之后，将该半导体衬底插入第一成膜设备的淀积室中；(c)加热淀积室的内部；以及(d)在步骤(c)之后，用化学成膜方法在所述绝缘膜上形成添加了导电性杂质的硅膜，上述步骤(c)包括下述子步骤(c1)在将淀积室内部保持在大气压的同时加热淀积室的内部；以及(c2)在子步骤(c1)之后，在将淀积室的内部的压强调节到真空或者不大于大气压的同时加热淀积室的内部；其中，子步骤(c1)所需的时间大于或等于子步骤(c2)所需要的时间的0.1倍但是不大于其13倍。3.一种半导体集成电路器件制造方法，包括下述步骤(a)在半导体衬底上形成一层绝缘膜；(b)在步骤(a)之后，将该半导体衬底插入第一成膜设备的淀积室中；(c)将淀积室中的压强调节到真空或者不大于大气压；(d)在步骤(c)之后，用化学成膜方法在所述绝缘膜上形成没有导电性杂质的硅膜；(e)在步骤(d)之后，在将该淀积室内部的压强调节到真空或者不大于大气压的同时加热淀积室的内部；以及(f)在步骤(e)之后，通过化学成膜方法在所述硅膜上形成添加了导电杂质的硅膜，其中，所述步骤(c)所需的时间比所述步骤(e)所需的时间短。4.一种半导体集成电路器件制造方法，包括下述步骤(a)在半导体衬底上形成一层绝缘膜；(b)在步骤(a)之后，用第二成膜设备，用化学成膜方法在所述绝缘膜上形成没有导电性杂质的硅膜；以及(c)在步骤(b)之后，用第一成膜设备，通过化学成膜手段在所述硅膜上形成添加了导电杂质的硅膜。5.一种半导体集成电路器件制造方法，包括下述步骤(a)在半导体衬底上形成一层绝缘膜；(b)在步骤(a)之后，将该半导体衬底插入第一成膜设备的淀积室中；(c)在将淀积室中的压强保持在大气压的同时加热所述半导体衬底；(d)在步骤(c)之后，在加热所述半导体衬底的同时将所述淀积室中的压强降低到真空或者不大于大气压；以及(e)在将淀积室中的压强保持在真空或者不大于大气压的同时，通过化学成膜方法在所述绝缘膜上形成添加了导电杂质的半导体膜，其中，在所述步骤(c)中，在形成所述半导体膜时，进行加热，以使半导体衬底的温度上升到半导体衬底的第一温度，或者，进行加热以使半导体衬底的温度接近所述第一温度。6.一种半导体集成电路器件制造方法，包括下述步骤(a)在半导体衬底上形成一层绝缘膜；(b)在步骤(a)之后，将该半导体衬底插入第一成膜设备的淀积室中；(c)在将淀积室中的压强保...

【专利技术属性】
技术研发人员：菊地洋明，泽田敏昭，山本裕彦，
申请(专利权)人：株式会社瑞萨科技，瑞萨北日本半导体公司，日立超大规模集成电路系统株式会社，
类型：发明
国别省市：JP[日本]