温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。
本申请涉及半导体集成电路器件的制造方法。在用低压ＣＶＤ设备形成掺杂硅膜时，用下述方式抑制来自另一个类似的硅膜的杂质的扩散（所述另一个类似的硅膜已经形成在淀积室的内壁上）：在上面形成有栅极氧化物膜（绝缘膜）的半导体衬底被插入ＣＶＤ设备（第一成...该专利属于株式会社瑞萨科技;瑞萨北日本半导体公司;日立超大规模集成电路系统株式会社所有，仅供学习研究参考，未经过株式会社瑞萨科技;瑞萨北日本半导体公司;日立超大规模集成电路系统株式会社授权不得商用。