制造应变MOSFET的结构和方法技术

技术编号:3201765 阅读:176 留言:0更新日期:2012-04-11 18:40
本发明专利技术提供了一种形成缺陷减少的应变Si薄膜的方法和器件,其中所述应变Si薄膜形成在非导电衬底表面上竖直定向的翅片。所述应变Si薄膜或翅片可以形成半导体沟道,该沟道具有较小的尺寸,同时也具有较少的缺陷。所述应变Si翅片通过在驰豫SiGe块侧面上生长Si而形成。电介质栅极,例如氧化物,高k材料,或两者的组合可以在所述应变Si薄膜表面上形成。此外,在基本上不影响应变Si薄膜中的应力的情况下,驰豫SiGe块可以去除,而可以在以前被驰豫SiGe块占据的表面上形成第二栅极氧化物。因此,可以形成具有在非导电性衬底表面上竖直定向的应变Si薄膜的半导体器件,其中所述应变Si薄膜的定向可以使其形成小尺寸的沟道,而可以接近两侧和顶部,以便形成单栅极,双栅极或更多栅极的MOSFET和翅片式FET,具有缺陷数目减少的和/或尺寸减小的沟道。

【技术实现步骤摘要】

本专利技术涉及制造具有应变Si形成的竖直栅极的MOSFET,尤其涉及制造具有应变Si形成的竖直栅极的单栅极和双栅极MOSFET和翅片式FET。
技术介绍
随着半导体器件的缩小,传统的器件制造技术已经接近其尺寸缩放的实用极限。例如,当沟道的长度缩小到约50nm之下时,器件开始表现出短沟道效应,包括对于缩短的沟道长度,阈值电压下降。可以通过更高的掺杂浓度来减轻不需要的短沟道效应,但更高的掺杂浓度导致产生不需要的载流子迁移率下降的效应,增大了寄生结电容,并且如果掺杂浓度过高,会增大亚阈值偏移。一种使短沟道和逆短沟道效应最小化的方法包括通过良好控制的注入和退火形成最优的掺杂型面。然而,仔细控制注入和退火增加了制造工艺成本,并且随着沟道长度的进一步减小,其有效性最终受到限制。还出现了由于栅极氧化物的厚度和源/漏极结深度的限制造成的尺寸缩放限制,而削弱了较小器件的功能。另一种获得进一步减小的尺寸的方法包括制造的沟道型面的困难。这样的型面包括双栅极,三栅极,四栅极,ω栅极,π栅极和翅片式FET的MOSFET设计。这些设计中有些受到比如导致增大寄生电容的栅极对准误差等的设计问题困扰。另一种避免本文档来自技高网...

【技术保护点】
一种用于形成结构的方法,包含:在衬底上形成驰豫SiGe块;在驰豫SiGe块的一侧上形成应变Si薄膜,从而形成应变沟道区域。

【技术特征摘要】
US 2004-1-5 10/707,6901.一种用于形成结构的方法,包含在衬底上形成驰豫SiGe块;在驰豫SiGe块的一侧上形成应变Si薄膜,从而形成应变沟道区域。2.如权利要求1所述的方法,其特征在于还包含形成栅极,该栅极包含位于所述应变Si薄膜至少一侧上的至少氧化物和高k材料之一。3.如权利要求2所述的方法,其特征在于还包含去除所述驰豫SiGe块,露出所述应变Si薄膜的一侧,并形成栅极,该栅极包含在所述应变Si薄膜的暴露侧上的至少氧化物和高k材料之一。4.如权利要求2所述的方法,其特征在于所述应变Si薄膜厚度在约50和200之间,栅极的厚度在约9和20之间。5.如权利要求1所述的方法,其特征在于所述应变Si薄膜是选择性地外延生长的。6.如权利要求1所述的方法,其特征在于还包含在所述驰豫SiGe块的顶部上形成第一氮化物分隔层,且在所述驰豫SiGe块第二侧和第一氮化物分隔层一侧上形成第二氮化物分隔层。7.如权利要求1所述的方法,其特征在于所述应变Si薄膜具有大于厚度的高度。8.如权利要求1所述的方法,其特征在于所述SiGe块通过在衬底上形成驰豫SiGe层而形成,且蚀刻掉部分所述驰豫SiGe层,从而形成驰豫SiGe块。9.如权利要求1所述的方法,其特征在于还包含在所述驰豫SiGe层上形成薄氧化物层;在所述薄氧化物层上形成多晶硅层;在所述多晶硅层的一部分上形成光致抗蚀剂;以及蚀刻掉所述多晶硅层的暴露部分、和所述氧化物层的一部分,从而露出所述驰豫SiGe层的一部分;以及在所述驰豫SiGe层的顶部邻近所述薄氧化物层的边缘和多晶硅层形成第一氮化物分隔层。10.如权利要求9所述的方法,其特征在于还包含蚀刻所述驰豫SiGe层的暴露部分,从而露出衬底的一部分;在所述暴露的衬底上邻近所述驰豫SiGe层的边缘和第一氮化物分隔层形成第二氮化物分隔层;蚀刻掉所述多晶硅层的剩余部分,薄氧化物层和在所述薄氧化物层下方的所述...

【专利技术属性】
技术研发人员:史蒂文W贝德尔布鲁斯B多丽丝张郢朱慧珑
申请(专利权)人:国际商业机器公司
类型:发明
国别省市:US[美国]

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1