用来提高晶体管沟道中的应变效应的方法和设备技术

本发明专利技术公开了一种用来提高晶体管沟道中的应变效应的方法和设备，并提供了一种具有增大应力的晶体管沟道的半导体器件。为了得到增大了应力的晶体管沟道，氮化物膜被择优地形成在器件衬底上，而在栅叠层部分上很少有或没有氮化物。氮化物膜可以被择优地仅仅淀积在硅衬底上成为不共形层，其中，很少或没有氮化物被淀积在栅叠层的上部上。氮化物膜也可以被均匀地淀积在硅衬底和栅叠层上成为共形层，而在稍后的步骤中择优地清除栅叠层上部附近的氮化物膜。在某些实施方案中，借助于清除栅叠层的上部而清除栅叠层顶部附近的氮化物。在任何方法中，借助于最小化淀积在栅叠层上的氮化物，同时保留淀积在衬底上的氮化物，增大了晶体管沟道中的应力。

【技术实现步骤摘要】

本专利技术一般涉及到晶体管性能的提高，更确切地说是涉及到借助于在晶体管沟道区中产生所希望的应力而提高晶体管性能。
技术介绍
随着半导体器件的缩小，载流子迁移率已经成为改善器件速度的障碍。研究已经表明，借助于在晶体管沟道中产生张应力能够显著地提高电子迁移率，且借助于产生压应力能够改善空穴迁移率。于是，为了改善半导体器件的特性，就在n型器件(例如nFET)和/或p型器件(例如pFET)的沟道中产生张应力和/或压应力。此外，沟道中的应力越大，可能实现的迁移率改善就越多利用淀积在晶体管顶部上的Si3N4或氮化物，可以引入沟道应力。沟道中引入的应力的符号(伸张或压缩)与氮化物膜中应力的符号相同。但引入的沟道应力的幅度仅仅是氮化物膜中应力的一小部分。典型的应力约为张应力1-2GPa和压应力1-2.5GPa，因此，最大应变效应受到了限制。例如，具有加有应力的晶体管沟道的相关技术的晶体管包括其上表面上形成有栅氧化物的硅衬底。接着在栅氧化物上淀积多晶硅栅。偏置衬垫或栅侧壁被形成为临近多晶硅栅的二侧。栅侧壁可以被用来在硅衬底内形成适当的离子注入延伸结构。此外，Si3N4衬垫被充分地形成在多晶硅栅的各本文档来自技高网...

【技术保护点】
一种在具有设置在衬底上的栅叠层的半导体器件中增大应力的方法，它包含：沿衬底的表面和栅叠层淀积氮化物膜，其中的氮化物膜在衬底表面上更厚，而在栅叠层部分上更薄。

【技术特征摘要】
US 2004-1-16 10/707,8421.一种在具有设置在衬底上的栅叠层的半导体器件中增大应力的方法，它包含沿衬底的表面和栅叠层淀积氮化物膜，其中的氮化物膜在衬底表面上更厚，而在栅叠层部分上更薄。2.权利要求1的方法，还包含形成仅仅临近栅叠层下部的衬垫。3.权利要求2的方法，其中，形成衬垫包含减小衬垫的尺寸。4.权利要求3的方法，其中，减小衬垫的尺寸包含反应离子刻蚀。5.权利要求1的方法，其中，氮化物膜是不共形的氮化物膜。6.权利要求1的方法，其中，淀积氮化物膜包含等离子体增强气相淀积工艺。7.权利要求1的方法，其中，氮化物膜的淀积在晶体管沟道内提供了增大了的应力。8.一种在半导体器件中增大应力的方法，它包含在栅叠层和衬底表面上淀积氮化物膜层；以及清除栅叠层上的氮化物膜，以便在栅叠层下方的晶体管沟道中提供增大了的应力。9.权利要求8的方法，还包含在衬底上方的氮化物膜表面上淀积抗蚀剂材料，同时使栅叠层上部附近的氮化物膜的表面暴露。10.权利要求9的方法，还包含清除栅叠层的上部以及设置在其上的氮化物膜。11.权利要求9的方法，其中，淀积抗蚀剂包含淀积旋涂材料、抗反射涂层、氧化物膜、以及低k材料之一。12.权利要求11的方法，还包含在栅叠层侧壁的下部处形成衬垫。13.权利要求11的方法，其中形成衬垫包含沿基本上所有的侧壁形成衬垫并腐蚀衬垫，以便在侧壁的下部处形成衬垫。14.权利要求11的方法，其...

【专利技术属性】
技术研发人员：杨海宁，朱慧珑，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]