包括GaN的高压微电子器件制造技术

本发明专利技术涉及多种开关器件结构，包括肖特基二极管（１０）、Ｐ－Ｎ二极管和Ｐ－Ｉ－Ｎ二极管，其特征在于低的缺陷密度、低的裂化密度、低的孔蚀密度和在传导ＧａＮ层（１４）上生长的具有低掺杂剂浓度（＜１Ｅ１６ｃｍ－３）的足够厚度（＞２．５μｍ）的ＧａＮ层（１６）。该器件基本上能够在异质外延衬底上获得较高的击穿电压（＜２ｋＶ），并且能够在同质外延衬底上获得极高的击穿电压（＞２ｋＶ）。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】相关申请的交叉引用本申请要求关于在2002年4月30日提交的题为“SCHOTTKYDIODE STRUCTURE AND MOVPE PROCESS FOR FORMINGSAME”的美国临时申请No.60/376,629的优先权。
技术介绍
专利
本专利技术涉及多种具有高击穿电压的开关器件以及形成该器件的工艺。相关技术描述作为本专利技术的背景，下述文件的整体公开内容在此处并入列为参考 等人，“High Voltage(450V)GaN Schottky Rectifiers，”Appl.Phys.Lett，Vol.74，No.9，pp.1266-1268(1999年3月1日)。Trivedi等人，“Performance Evaluation of High-Power Wide Band-Gap Semiconduetor Rectifiers，”J.Appl.Phys.，Vol.85，No.9，pp.6889-6897(1999年5月1日)。在2000年12月5日以Robert P.Vaudo等人的姓名颁发的关于“GaN-BASED DEVICES USING THICK(Ga，Al，In)N BASE LAYERS”的美国专利No.6,156,581。在2002年8月27日以Robert P.Vaudo等人的姓名颁发的关于“LOW DEFECT DENSITY(Ga，Al，In)N AND HVPE PROCESS FORMARKING SAME”的美国专利No.6,440,823。在2000年9月10日以Jeffrey S.Flynn等人的姓名颁发的关于“METHOD FOR ACHIEVING IMPRODED EPITAXY QUALITY(SURFACE TEXTURE AND DEFECT DENSITY) ON FREE-STANDING(ALUMINUM，INDIUM，GALLIUM)NITRIDE((AL，IN，GA)N)SUBTRATES FOR OPTO-ELECTRONIC AND ELECTRONICDEVICE”美国专利No.6,447,604。除非具体说明，在后面的本专利技术的描述中通常被称为“GaN”的(Ga、Al、In)N类材料，是用于制造高压、高功率的微电子开关器件的有希望的半导体材料族，其包括，但不限于，肖特基(Schottky)二极管整流器、P-N二极管、P-I-N二极管、具有P-N-P-N结的可控硅整流器、和具有N+-P-I-P+结的碰撞电离雪崩渡越时间器件(IMPATT)等。如表1所示，GaN具有许多使其适用于高功率开关应用的基本特性。GaN的宽的带隙向其提供了相比于4H-SiC的高的理论击穿电场强度。此外，GaN具有比4H-SiC更高的电子迁移率和最大速度。GaN的热导率低于4H-SiC，与Si相似，而Si是当前用于制造高功率开关器件的最普遍的材料。表1 *理论最大值这样，半导体层越厚并且该半导体层中的掺杂剂浓度越低，则使用该半导体层制造的开关器件的击穿电压越高。因此，需要厚的、低掺杂的外延半导体层，以便于制造将支持高击穿电压的开关器件。为了获得足够高的击穿电压，对于GaN层的厚度和掺杂要求低于对Si或者SiC层的要求。具体地，附图说明图1是预测的对GaN基的整流器的掺杂和厚度的要求的图示。例如，为了制造具有5kV反向击穿电压的整流器，需要具有n＝1×1016原子/cm3的本底掺杂剂浓度的约20μm厚的GaN层。能够使用AlGaN合金制造具有甚至更高底击穿电压的整流器和其他开关器件，该AlGaN合金甚至具有比单纯的GaN材料更大的带隙(最大6.2eV)和更高的理论击穿电压。为了制造具有高击穿电压的GaN基开关器件，如上文所述，有必要在用于欧姆(Ohmic)接触所需的易导的基于GaN层顶部上淀积具有所需的厚度和本底掺杂剂浓度的厚的、低掺杂的GaN半导体层。然而，由于高的热膨胀系数(TCE)失配和穿透位错(threadingdislocation)(TD)的形成以及其他缺陷，在异质外延衬底上淀积多于几个微米厚度的GaN是困难的。因此，需要使用新型的生长方法、结构和/或衬底，用以按照制造电子器件的需要，将GaN层淀积到适当厚的。此外，需要在具有适当尺寸的衬底上淀积外延层，其具有高的一致性和高的质量，并且具有适当的外延结构配置(例如，横向或者纵向)和适当的晶向(例如，c平面、r平面、m平面、离轴、轴上、以及截片方向及角度)，用以满足特定器件应用的成本、生产和性能的需要。当前，可以获得具有不同尺寸和具有满足不同高压二极管应用的配置的Si、蓝宝石、SiC、HVPE/蓝宝石、和无基式厚块GaN衬底。典型地，低成本的、低功率(＜1kV)的器件使用异质外延衬底，诸如Si和蓝宝石，而高成本的、高功率(＞1kV)的器件使用更优的晶格匹配衬底、诸如SiC、HVPE/蓝宝石、和无基底厚块GaN。由于热膨胀系数之间的差异和异质外延衬底与在其上生长的GaN层之间的晶格失配(其导致了高的位错缺陷密度和严重的GaN外延层裂化)，因此在异质外延衬底上提供适宜的外延质量是困难的。在GaN或者HVPE/蓝宝石衬底上生长外延GaN层较少受到TCE和晶格失配的影响，但是仍然需要克服其他的问题，诸如GaN衬底和外延层之间的界面电荷消除。在所有的情况中，在向GaN外延层掺杂Si用以形成高击穿电压器件中的易导n型GaN层时，加重了与裂化相关的问题。因此，本专利技术的目的在于，在适当的异质外延衬底或者同质外延衬底上提供具有大的直径的、高质量的和均匀的MOVPE外延层，该外延层具有低的裂化密度、低的孔蚀密度，以及高的n层传导率，在该外延层上可以形成厚的、低掺杂的GaN层，用于制造GaN基的具有高击穿电压的开关器件。专利技术概述本专利技术在一个方面涉及一种高压击穿器件，其具有良好电流分布且在异质外延衬底上(诸如蓝宝石衬底或者具有高纵向传导率的SiC或Si衬底)制造。在形成在该异质外延衬底上的外延GaN层中通常能观察到严重的裂化，通过提供高掺杂水平(＞5E18cm-3且＜3E19cm-3)或者在该外延GaN中进行delta掺杂，可以部分地抑制该问题，但是不能完全地消除该问题。因此，本专利技术的一个实施例使用两个易导GaN层，其中一个具有相对较高的掺杂剂浓度而另一个具有相对较低的掺杂剂浓度，用于进一步地抑制随后在其上形成的未掺杂外延GaN层中的裂化。本专利技术的另一实施例提供了在易导GaN层下面的未掺杂GaN层，该未掺杂GaN层的作用在于改善材料质量并且减少随后在该易导GaN层上形成的未掺杂外延GaN层中的孔蚀和裂化。本专利技术的另一实施例利用诸如锗的应力减小掺杂材料来取代传统的用于传导GaN层n型掺杂的Si掺杂剂。由于锗相比于Si更加适于Ga的空位，因此在传导GaN层中掺杂锗显著地减少了其中的裂化。本专利技术在另一方面涉及一种高压击穿器件，其在无基式同质外延GaN衬底上或者在HVPE/蓝宝石基础结构上制造。本专利技术中的术语“HVPE/蓝宝石基础结构”指，包括通过氢化物气相外延(HVPE)工艺在蓝宝石衬底上制造的约10μm厚度的无裂化GaN基层的器件质量的基础结构，如在2000年12月5日以Robert P.Vaudo等人的姓名颁发的关本文档来自技高网...

【技术保护点】
一种微电子器件结构，包括（ａ）具有顶表面的第一传导ＧａＮ基层，所述顶表面的特征在于位错缺陷密度不大于约５×１０↑［６］／ｃｍ↑［２］；（ｂ）具有不大于约１×１０↑［１６］／ｃｍ↑［３］的掺杂剂浓度的第二ＧａＮ层，其形成于所述 传导ＧａＮ基层的顶层上；和（ｃ）至少一个在所述第一ＧａＮ层上的金属接触，其形成与该第一ＧａＮ层的金属－半导体结。

【技术特征摘要】
【国外来华专利技术】US 2002-4-30 60/376,6291.一种微电子器件结构，包括(a)具有顶表面的第一传导GaN基层，所述顶表面的特征在于位错缺陷密度不大于约5×106/cm2；(b)具有不大于约1×1016/cm3的掺杂剂浓度的第二GaN层，其形成于所述传导GaN基层的顶层上；和(c)至少一个在所述第一GaN层上的金属接触，其形成与该第一GaN层的金属-半导体结。2.权利要求1的微电子器件结构，其中所述第一传导GaN基层包括无基式GaN结构。3.权利要求2的微电子器件结构，其中所述无基式GaN结构通过下列步骤形成，包括(1)在异质衬底上生长传导GaN结构；和(2)从异质衬底上移除所述GaN结构，用以形成所述无基式GaN结构。4.权利要求3的微电子器件结构，其中通过氢化物气相外延在异质衬底上生长所述第一传导GaN结构，其中在异质衬底上形成第二GaN层之前，通过分离来从该异质衬底上移除所述第一传导GaN结构，并且其中通过氢化物气相外延或者金属-有机气相外延在所述第一传导GaN结构上形成第二GaN层。5.权利要求3的微电子器件结构，其中通过氢化物气相外延在异质衬底上生长所述第一传导GaN结构，其中在异质衬底上形成第一GaN层之前，通过分离来从该异质衬底上移除所述第一传导GaN结构，并且其中通过氢化物气相外延在所述传导GaN结构上形成第二GaN层。6.权利要求2的微电子器件结构，其中所述第一传导GaN基层厚度大于约50μm，并且其中所述第二GaN层厚度大于约10μm。7.权利要求2的微电子器件结构，其中第一金属接触与所述第二GaN层形成有肖特基接触，并且其中第二金属接触与所述第一传导GaN基层形成有欧姆接触。8.权利要求6的微电子器件结构，具有大于2000V的击穿电压。9.权利要求1的微电子器件结构，进一步包括蓝宝石衬底，其中在所述蓝宝石衬底上通过氢化物气相外延(HVPE)形成所述第一传导GaN基层，并且其中所述蓝宝石衬底和所述第一传导GaN基层形成HVPE/蓝宝石基础结构。10.权利要求1的微电子器件结构，其中第二GaN层掺杂有锗。11.权利要求1的微电子器件结构，其中所述第一传导GaN基层的顶表面是未掺杂的，并且其中通过在第二GaN层和第一传导GaN基层的未掺杂顶表面的界面处消除掺杂剂或者传导率，随后在所述第一传导GaN基层的顶表面上均匀地生长第二GaN层。12.一种微电子器件结构，包括(a)异质衬底；(b)覆盖在所述异质衬底上的核化缓冲层；(c)覆盖在所述核化缓冲层上的第一GaN层，所述第一GaN层具有不大于约1×1016/cm3的掺杂剂浓度；(d)覆盖在所述第一GaN层上的第二传导GaN层；(e)覆盖在所述第二传导GaN层上的第三GaN层，所述第三GaN层具有不大于约1×1016/cm3的掺杂剂浓度；和(f)至少一个在所述第三GaN层上的金属接触，所述金属接触形成与该第三GaN层的金属-半导体结。13.权利要求12的微电子器件结构，其中所述异质衬底包括选自包括蓝宝石、Si和SiC的组中的材料。14.权利要求12的微电子器件结构，其中所述异质衬底包括蓝宝石。15.权利要求12的微电子器件结构，其中第三GaN层的厚度小于10μm。16.权利要求12的微电子器件结构，其中第三GaN层的厚度小于20μm。17.权利要求12的微电子器件结构，其中第三GaN层的厚度小于50μm。18.权利要求12的微电子器件结构，其中第二传导GaN层掺杂有减小应力的掺杂剂。19.权利要求12的微电子器件结构，其中第二传导GaN层掺杂有锗。20.权利要求12的微电子器件结构，其中所述第一GaN层具有约0.6μm的厚度，其中第二传导GaN层具有约2.0μm的厚度和约1.5×1019/cm3的掺杂剂浓度，并且其中第三GaN层具有至少约2.5μm的厚度。21.权利要求12的微电子器件结构，其中第一GaN层具有约0.6μm的厚度，其中第二传导GaN层具有约0.5μm的厚度和约1.5×1019/cm3的掺杂剂浓度，并且其中第三GaN层具有至少约2.5μm的厚度。22.权利要求12的微电子器件结构，其中所述第二传导GaN层包括具有第一掺杂剂浓度的第一传导GaN子层和具有第二掺杂剂浓度的第二传导GaN子层，其中所述第一传导GaN子层与第一GaN层相邻，其中所述第二传导GaN子层与所述第三GaN层相邻，并且其中所述第一掺杂剂浓度低于所述第二掺杂剂浓度。23.权利要求22的微电子器件结构，其中所述第一GaN层具有约0.6μm的厚度，其中所述第一传导GaN子层具有约1.9μm的厚度和约2.0×1018/cm3的掺杂剂浓度，其中所述第二传导GaN子层具有约0.1μm的厚度和约1.5×1019/cm3的掺杂剂浓度，并且其中第三GaN层具有至少约2.5μm的厚度。24.一种微电子器件结构，包括(a)具有顶表面的具有n型传导率的第一GaN层，所述顶表面的特征在于位错缺陷密度不大于约5×106/cm2；(b)具有不大于约1×1015/cm3的掺杂剂浓度的第二GaN层，其形成...

【专利技术属性】
技术研发人员：杰弗里S弗林，乔治R布兰德斯，罗伯特P沃多，
申请(专利权)人：克利公司，
类型：发明
国别省市：US[美国]