SOI基片上的N-P对接制造技术

用于将一个晶体管的源极／漏极区域与另一个晶体管的源极／漏极区域连接在一起而不使用叠加金属的ＳＯＩ连接。这几个区域通过水杨苷（ａ　　ｓａｌｉｃｉｄｅ）毗连在一起。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

0001本专利技术涉及成形在绝缘体硅(SOI)基片上的集成电路这样的领域。现有技术0002多年来，我们已经认识到由于SOI基片相关有源器件所成形于上的薄膜硅层而言，具有较少的寄生效应，所以SOI基片能提供更好的集成电路性能。SOI基片电路可按照与普通硅基片电路相同的方式来布置。然而，SOI基片也具有某些优点，这将在随后采用SOI优点设计的电路应用中来说明。0003我们首先回顾当前电路连接以及其在静态随机存取存储器(SRAM)单元中的使用，这将有助于我们理解随后说明的本专利技术实施例。0004附图说明图1示出了典型的连接方式，如p信道晶体管漏极区域15和n信道晶体管的漏极终端14。首先，应该注意到n信道晶体管成形在p阱11内，而p信道晶体管成形在n阱12内。这个排列是关于非SOI基片10的。区域14和15的水杨苷层包括这样的通路(vias)，其允许区域14和15由金属线20连接在一起。通常而言，场氧化层或具有氧化物的平沟(trench fill)成形在氧化物绝缘层13上。这个氧化层将区域14和阱12以及区域15和阱14之间分隔开来。注意，若没有由氧化物13所提供的绝缘层，则当前电路将存在于区域14和阱12之间，以及区域15和阱11之间，这分别由箭头21和由箭头22所示。0005图1的结构通常使用在静态随机存取存储器单元中，在这样的单元中使用形成双稳态电路的交叉耦合反相器。在图2中，图1的连接被使用了两次，这如由点线22和24所示。附图的详细描述0006图1是硅基片的横截面立面图，其示出第一电导率类型的一个晶体管的源极/漏极区域和相反电导率类型的另一个晶体管的源极/漏极之间的连接。0007图2是使用图1连接的SRAM单元的优先领域布置。0008图3是本专利技术的一个实施例，其示出第一电导率类型的一个晶体管的源极/漏极和相反电导率类型的另一个晶体管的源极/漏极之间的连接。0009图4示出使用在六晶体管SRAM单元布置中的图3的连接。0010图5示出使用在部分显示的六晶体管SRAM单元的另一种布置中的图3的连接。0011图6是第一掺杂区域所成形的SOI基片的横截面立面图。0012图7阐明在附加掩模步骤和附加掺杂步骤之后的图6的基片。0013图8阐明在水杨苷层已经成形之后图7的基片。详细描述0014描述了成形在绝缘体硅(SOI)基片内的n类型和p类型源极/漏极区域之间的连接。在下面的说明中，阐述特定的细节，以便能使我们对本专利技术有更详尽的了解。对本领域熟练的技术人员显而易见的是可不采用这些特定的细节而实现本专利技术。在其它的情况下，为了不必要的影响本专利技术的主题思想，这里将不再赘述我们所熟知的处理步骤。0015首先参考图3，阐明依照本专利技术一个实施例的连接。该连接是制造在SOI基片上的。这些基片在优先领域中是已知的，且这些基片通常由诸如图3的基片30这样的单晶硅基片成形。较高质量的单晶硅层35成形在基片30上，中间氧化物层31置于较厚的基片体30和薄膜层35之间。通常，图3隐藏的氧化物层31是基片30上延伸的较高质量的氧化物层。0016SOI基片能以几种方式来成形，例如，通过使用来自基片30的晶粒(seeds)将外延层35增加到氧化物层31上这样的方式来制造这种基片。另一种技术是用激光将涂敷在氧化物层31上的非晶形层或多晶硅层退火，以提高晶体粒度，并稍微提供一些单晶硅层。还有一种技术是将氧离子注入到单晶硅基片中，这样以形成隐藏氧化物层31，而同时将单晶硅层35留在层31上。0017在本专利技术中，图3中所示的n+区域33直接毗连p+区域32。该n+区域可为n信道晶体管的源极或漏极区域，且p+区域32可为p信道晶体管的源极或漏极区域。随着区域32和33的各个场效应晶体管的成形，通过标准的自对准过程而形成区域32和33，这一点将随后做个说明。0018在随后说明的一个电路应用中，区域33是反相器中n信道晶体管的漏极区域，且p+区域32是反相器中p信道晶体管的漏极区域。该反相器是SRAM单元的一部分，该反相器随后与另一个反相器交叉耦合，以形成双稳态电路，这一点将随后结合图4和图5来说明。0019水杨苷层34一直从区域33的上表面延伸到区域32的上表面。本层提供区域32和33之间的传导路径。层34是自对准水杨苷层，该层可由如硅和钛或镍，以及其它金属形成。0020与图3结构相反的图1结构，我们可看到源极/漏极区域彼此靠得更近。这就减少了需要用于连接的基片面积。而且，该连接更简单。没有像图1中所示用来通过金属20连接该区域的通路这样的所需通路。另外，由于水杨苷层已经实现了用于图3连接的金属层20的功能，所以不再需要用于图3连接的金属层20。0021图3的连接被用来减少所需用于图2的SRAM单元的布置面积。在图4中，所示SRAM单元包含形成双稳态电路的交叉耦合的反相器以及一对将双稳态电路与位线耦合起来的通路栅极晶体管。每个这样的反相器包含串联的p信道和n信道场效应晶体管。0022p信道晶体管的普通源极区域40与叠加金属(金属1)电源线60连接在一起。其中一个这样晶体管的源极区域是区域45，且另一个这样晶体管的源极区域是区域46。多晶硅栅极结构41形成了其中一个反相器内的两个晶体管的栅极，而多晶硅栅极结构42提供了另一个反相器内晶体管的栅极。一个反相器的n信道晶体管包括区域48和49。另一个反相器的n信道晶体管包括区域47，且共享n+区域49。区域49通过触点与地线52相连。0023应当注意的是其中一个反相器的P+漏极区域45和n+漏极区域48彼此毗连，这如图4中所示。另一个反相器的区域46和47的情况也是如此。相反，当比较图4和图2的结构时，我们注意到没有使用点线23和24中所示的更复杂的连接。0024相应图3的层34，存在覆盖区域45和48的水杨苷层。同样的，有水杨苷层覆盖区域46和47。0025图4的SRAM单元的剩余物包括通路栅极晶体管。一个通路栅极晶体管共享区域50，且其包括n+区域53。另一个晶体管共享区域47，且其包括n+区域54。这些通路晶体管的栅极结构61实际上是这样的字线，其允许通过将其连接到补充位线而选择该单元。通过触点55和56来进行这样的连接，该触点将这些通路栅极晶体管连接到位线57和58。0026反相器之间的交叉耦合是通过金属构件50和51来实现的。金属构件50接触n+区域48和硅构件42。同样的，p+区域46通过金属构件51接触多晶硅结构41。注意，区域45和48通过叠加水杨苷而连接在一起，这未在图4中示出。同样的，区域46和47通过叠加水杨苷层连接在一起。0027在图5中，所示SRAM单元的另一种布置使用宽布置排列。图5部分示出了该单元。另外，该单元包括一对形成双稳态电路的交叉耦合反相器以及一对传输栅极。所示其中一个反相器的p信道晶体管是区域80、栅极71，以及区域76。本反相器的n信道晶体管包括漏极区域75、栅极66，以及n+源极区域65。通路栅极晶体管包括区域75、栅极(字线)72，以及区域79，该通路栅极晶体管与由叠加金属1形成的位线连接在一起。0028需要着重指出的是，不像优先领域中的，宽六晶体管SRAM单元、区域75以及76是彼此毗连的，这就减少了该单元所需的面积。该单元另一部分的相应区域本文档来自技高网...

【技术保护点】
一种集成电路，其特征在于，包含：基片，其具有包含有源器件的绝缘体硅（ＳＯＩ）表面；至少两个为场效应晶体管的所述有源器件，每个具有成形在所述ＳＯＩ表面上的相反导电率类型的源极和漏极区域，其中一个所述晶体管的其中一个所述区域直接毗连另一个晶体管的其中一个所述区域；以及水杨苷层，其从一个晶体管的所述一个区域延伸到另一个晶体管的所述一个区域。

【技术特征摘要】
US 2002-9-17 10/245,9331.一种集成电路，其特征在于，包含基片，其具有包含有源器件的绝缘体硅(SOI)表面；至少两个为场效应晶体管的所述有源器件，每个具有成形在所述SOI表面上的相反导电率类型的源极和漏极区域，其中一个所述晶体管的其中一个所述区域直接毗连另一个晶体管的其中一个所述区域；以及水杨苷层，其从一个晶体管的所述一个区域延伸到另一个晶体管的所述一个区域。2.如权利要求1所述的集成电路，其特征在于所述毗连区域是p类型漏极区域和n类型漏极区域。3.如权利要求1所述的集成电路，其特征在于所述绝缘体是二氧化硅。4.如权利要求2所述的集成电路，其特征在于所述绝缘体是二氧化硅。5.如权利要求1所述的集成电路，其特征在于所述水杨苷是用钛成形的。6.如权利要求4所述的集成电路，其特征在于所述水杨苷是用镍成形的。7.成形在绝缘体硅(SOI)基片上的电路包含第一晶体管，其具有成形在SOI基片上的是第一导电率类型的源极和漏极区域；第二晶体管，其具有成形在SOI基片上的是第二导电率类型的源极和漏极区域；以及所述第一晶体管的其中一个所述源极和漏极区域，以及所述第二晶体管的其中一个所述源极和漏极区域，它们通过成形在相邻区域上的水杨苷层而彼此毗连。8.如权利要求7所述的电路，其特征在于所述毗连区域是p类型漏极区域和n类型漏极区域。9.如权利要求8所述的电路，其特征在于所述绝缘体是二氧化硅。10.如权利要求9所述的电路，其特征在于所述水杨苷包含镍或者钛。11.成形在绝缘体硅(SOI)基片上的六晶体管单元包含第一和第二交叉耦合反相器，每个反相器具有p信道和n信道晶体管；以及一个反相器中...

【专利技术属性】
技术研发人员：MC韦布，M玻尔，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]