【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种，特别涉及一种具有强电介质电容器的。
技术介绍
对应于高集成化的需求，即使对于构成强电介质存储器的FeRAM元件，也要求进一步微细化。为此，正在开发一种替代平面型而具有层叠结构的FeRAM器件(例如，参照专利文献1及2)。在实现层叠结构中，为了进一步提高集成度，在形成强电介质存储器单元的电容器部时，采用将下部电极膜、强电介质膜、上部电极膜一起进行蚀刻的方法(例如，参照专利文献2)。图1是根据与本专利申请相同的申请人在日本专利特愿2002-249448中提出的1T1C层叠型强电介质存储器的一个例子。即使在此例子中，在形成下部电极膜111、强电介质膜112、上部电极膜113之后，将这三层一起蚀刻，并在MOS晶体管Tr的上方形成有层叠型的强电介质电容器101。此外，MOS晶体管Tr一侧的杂质扩散区116通过导电性插头105a电连接到强电介质电容器101的下部电极111，另一侧的杂质扩散区116通过导电性插头105b、106、108和导电性衬垫107电连接到位线109。MOS晶体管Tr的栅极118仍然作为字线的布线。在将下部电极膜111、强电介质膜1...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】1.一种半导体装置，其特征在于，包括与半导体基板上形成的晶体管一侧的杂质扩散区电连接的多个下部电极；覆盖上述多个下部电极的表面及侧壁面的强电介质膜；在上述强电介质膜上与下部电极对向配置的上部电极。2.根据权利要求1所述的半导体装置，其特征在于，上述强电介质膜除规定区域之外连续覆盖上述多个下部电极。3.根据权利要求2所述的半导体装置，其特征在于，按规定的间距来配置上述多个下部电极，当下部电极之间的间距设为W，强电介质膜的膜厚设为TFER时，下部电极除了上述规定区域之外，以满足下述条件式来配置W＜TFER×2。4.根据权利要求3所述的半导体装置，其特征在于，还包括与上述晶体管另一侧的杂质扩散区接触的另一个导电性插头；以及位于与上述下部电极相同的层且覆盖上述另一个导电性插头的表面及其周边的电极衬垫，当上述电极衬垫和上述下部电极的间距设为Wa，强电介质膜的膜厚设为TFER时，以满足下述条件式来配置电极衬垫Wa＜TFER×2。5.根据权利要求1所述的半导体装置，其特征在于，还包括连接上述下部电极和上述一侧的杂质扩散区的导电性插头；插入到上述导电性插头和上述下部电极之间且覆盖上述导电性插头的表面及其周边的插头防氧化膜；位于与上述插头防氧化膜相同的层且覆盖上述导电性插头的表面及其周边之外的区域的绝缘膜；以及与插入于上述绝缘膜和上述强电介质膜之间的强电介质的粘合性高的粘合膜，当插头防氧化膜的膜厚设为t1，绝缘膜的膜厚设为t2，粘合膜的膜厚设为t3时，满足t1≥t2+t3。6.根据权利要求5所述的半导体装置，其特征在于，上述粘合膜选自铝氧化膜、钛氧化膜、PZT膜。7.根据权利要求5所述的半导体装置，其特征在于，上述插头防氧化膜是Ir膜或Ir氧化膜。8.根据权利要求5所述的半导体装置，其特征在于，上述绝缘膜是SiON膜或氧化铝膜。9.根据权利要求1所述的半导体装置，其特征在于，上述上部电极具有板线的形状，兼作为上部电极和板线。10.根据权利要求1所述的半导体装置，其特征在于，还包括覆盖上述上部电极及强电介质膜的电容器保护膜。11.根据权利要求1所述的半导体装置，其特征在于，上述强电介质膜，其表面具有反映出上述下部电极的表面及侧壁面形状的阶差部。12.根据权利要求11所述的半导体装置，其特征在于，还包括覆盖上述强电介质膜的表面的另一个强电介质膜，上述另一个强电介质膜填充阶差部。13.根据权利要求1所述的半导体装置，其特...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。