能够调整阈值电压的半导体器件及其制造方法技术

提供了一种具有硅衬底的半导体器件，其中有源区形成在两个器件隔离膜之间并且栅极形成在有源区的表面上。所述硅衬底具有在靠近所述器件隔离膜侧的所述有源区的表面下方的所述有源区中的横向蚀刻部分。绝缘膜形成在所述硅衬底的横向蚀刻部分上。导电电极形成在所述绝缘膜上，通过该导电电极施加外部电压以调整阈值电压。所述器件隔离膜形成在导电电极上。在所述器件隔离膜和所述导电电极之间不存在或存在一些空腔的袋状物。

【技术实现步骤摘要】

本专利技术涉及一种能调整阈值电压而使器件操作最佳化的半导体器件，尤其涉及一种能够通过施加外部电压调整阈值电压的半导体器件及其制造方法，经由该方法能实现部分的SOI结构。
技术介绍
一般所知，半导体器件中的MOSFET，敏锐地响应阈值电压(Vt)而操作。在半导体制造工艺领域中，为获得MOSFET的最佳阈值电压值，杂质注入的优化和/或热处理等相关课题已变成重要课题。当半导体器件由于高集成度而缩小时，通常需要极大量的杂质注入，以调整阈值电压至适当值。由于不希望的杂质扩散，这种用于调整阈值电压的过量的杂质注入不可避免地导致器件刷新特性的变差以及器件可靠性的下降。因此，过量注入杂质以调整阈值电压的传统技术不能产生令人满意的结果，尤其是对于高集成度的器件。另一种传统方法将反偏压施加到器件的本体以调整阈值电压。然而，这种传统技术也有其限制，因为当半导体器件的尺寸变小，反偏压对于本体的影响将愈来愈小。尤其是，当沟道和本体区域被多栅极结构(例如双栅极、三栅极或环绕栅极结构)中的栅极围绕时，反偏压对于本体将没有影响。因此，不可能使用反偏压来调整阈值电压。总之，通过使用杂质注入的传统技术或者热处理或其他传统工艺，很难在高集成度的半导体器件中获得最佳的阈值电压，这在确保与半导体器件的高集成度相符的最佳器件特性方面存在挑战。
技术实现思路
因此，为了解决现有技术中出现的上述问题而提出本专利技术，本专利技术的一个目的是提供一种半导体器件及其制造方法，其中能够获得适当的阈值电压。本专利技术的另一目的是提供一种半导体器件及其制造方法，其中通过调整适当的阈值电压能够确保预期的器件特性。为了达到上述目的，根据本专利技术的一个方面，提供了一种半导体器件，其包括具有用于界定有源区的器件隔离膜的硅衬底；形成于硅衬底的有源区上的栅极；以及形成于栅极两侧的衬底表面上的结区，其中硅衬底包括与有源区内的器件隔离膜邻接的空白空间(vacant space)，该空白空间的表面形成有导电电极，用于调整衬底本体区电势的电压从外部施加到该导电电极，同时在本体区衬底和导电电极之间插入绝缘膜。根据本专利技术的另一方面，提供了一种制造半导体器件的方法，该方法包括以下步骤在具有器件隔离区和有源区的硅衬底上形成垫氧化膜和垫氮化物膜；蚀刻所述垫氧化膜、垫氮化物膜及硅衬底，以在器件隔离区中形成沟槽；在包括被蚀刻的垫氧化膜和垫氮化物膜的沟槽侧壁上形成绝缘膜间隙壁；从沟槽暴露的底表面的硅衬底部分朝向有源区进行横向蚀刻，从而在硅衬底的有源区内形成空白空间；去除绝缘膜间隙壁；通过在空白空间的表面上插入绝缘膜而形成导电电极；用氧化膜填满沟槽以形成器件隔离膜；在硅衬底上形成栅极；以及在栅极两侧的衬底表面上形成结区。优选地，根据本专利技术的半导体器件的制造方法还包括以下步骤在形成绝缘膜间隙壁的步骤之后以及在于硅衬底的有源区内形成空白空间的步骤之前，在800至1000℃的温度下、在氢气氛中进行热处理。另外，优选地，根据本专利技术的制造方法还包括以下步骤在于硅衬底的有源区内形成空白空间的步骤之后以及在去除绝缘膜间隙壁的步骤之前，在暴露的沟槽底表面的衬底表面上进行场停止注入(field stopimplantation)。附图说明通过以下结合附图的详细描述，本专利技术的以上及其他目的、特征和优点将变得更加明显，附图中图1是根据本专利技术优选实施例的半导体器件的横截面图；图2A至2H是用于解释根据本专利技术优选实施例制造半导体器件的方法的各个工序的横截面图。具体实施例方式以下，将参照附图说明根据本专利技术的半导体器件及其制造方法的优选实施例。在以下描述和附图中，相同的附图标记用来表示相同或相似的部件，因此对于相同或相似部件的重复描述将予以省略。在本专利技术的一实施例中，提供了一种表现出绝缘体上覆硅(Silicon onInsulator，SOI)特性的MOSFET，其中通过在以前的工艺中淀积其上能够施加外部电压的电极材料以调整阈值电压，来获得适当的阈值电压。本专利技术的这种技术能够使本体区的电势通过施加到所淀积的电极材料上的外部电压而被直接调整。更具体而言，在沟槽蚀刻工艺之后，在特定的横向方向执行横向蚀刻工艺，以形成部分的SOI结构。在横向蚀刻表面上，形成绝缘膜和导电电极。电压从外部施加到导电电极上以调整本体区的电势，由此调整MOSFET的阈值电压。以下将详细说明本专利技术的这些及其他方面。如图1所示，该图为根据本专利技术优选实施例形成的半导体器件的横截面图，半导体器件包括具有用于界定有源区的器件隔离膜13的硅衬底1，形成于硅衬底1上的栅极20，以及形成于栅极20两侧的衬底表面上的结区(未示出)。所述有源区、即硅衬底1的本体区配置有在有源区内的与器件隔离膜13邻接的空白空间8。该空白空间8的表面形成有导电电极11a，用于调整衬底本体区电势的电压从外部施加到该导电电极，同时在衬底本体区和导电电极11a之间插入绝缘膜10。因为导电电极11a与本体区相邻，同时由绝缘膜10分隔，所以能够很容易地调整本体区的电势以及阈值电压。因此，本专利技术的半导体器件能够以高速工作，这是集成于SOI晶片中的半导体器件的典型特性，并且能够很容易地调整MOSFET的阈值电压。现在，将参照图2A至2H详细说明根据本专利技术优选实施例的制造半导体器件的方法。参照图2A，通过例如传统STI(浅沟槽隔离)工艺在硅衬底1上形成垫氧化膜2和垫氮化物膜3。在垫氮化物膜3上形成有机抗反射膜4。之后，通过例如光致抗蚀剂膜的涂敷、曝光及显影工艺的相继应用，在抗反射膜4上形成暴露器件隔离区的光致抗蚀剂膜图案5。在形成感光膜时可使用聚合物，如COMA(Cycloolefin-Maleic Anhydride)(环烯-马来酐)或丙烯酸盐系列(acrylate series)。在器件隔离区中的抗反射膜4的暴露部分中，使用光致抗蚀剂膜图案5作为蚀刻阻挡，蚀刻在其下的垫氧化膜和垫氮化物膜以及硅衬底1，以形成如图2B所示的沟槽6。接着，用于间隙壁的绝缘膜7被淀积在具有沟槽6的所得衬底上。当形成沟槽6时，可使用CF4/CHF3/O2的气体混合物，蚀刻垫氧化膜2和氮化物膜3。CF4气、CHF3气和O2气的流速分别设定为约10～100sccm、10～300sccm，以及10～70sccm。可使用Cl2/HBr的气体混合物，蚀刻硅衬底1。Cl2气和HBr气体的流速分别设定为约10～100sccm。此外，不同器件中的沟槽6可具有不同的深度，因为沟槽深度在很大程度上依赖于器件集成度。通常，沟槽6形成为约1000至3000埃的深度，但需注意的是，本专利技术中沟槽深度有可能为任何值，甚至不在以上给出的范围内。通过氧化膜或氮化物膜形成绝缘膜7(用于间隙壁)，但也可以用其他通常用于半导体制造工艺中的绝缘材料来替代。特别是，如果氮化物膜用于绝缘膜7，可以将氧化膜淀积在氮化物膜之下。参照图2C，蚀刻绝缘膜7，从而在包括衬底1和被蚀刻的垫氧化膜2和垫氮化物膜3的暴露表面的沟槽侧壁上形成绝缘膜间隙壁7a。以下将描述在特定横向方向蚀刻硅衬底1的后续工艺，在该工艺中绝缘膜间隙壁7a用作蚀刻阻挡。也就是说，进一步进行暴露沟槽底表面的衬底部分的开口工艺(opening process)，为本专利技术的制造方法中后续的干式或湿式蚀刻以及氧化工艺作准备。在使用本文档来自技高网...

【技术保护点】
一种半导体器件，其具有硅衬底，所述硅衬底具有在两个器件隔离膜之间的有源区和形成在所述有源区的表面上的栅极，所述半导体器件包括：所述硅衬底，其具有在靠近所述器件隔离膜侧的所述有源区的表面下方的所述有源区中的横向蚀刻部分；绝缘膜，其形成在所述硅衬底的所述横向蚀刻部分上；导电电极，其形成在所述绝缘膜上，其中外部电压施加到所述导电电极以调整阈值电压；以及所述器件隔离膜，其位于所述导电电极上，其中在所述器件隔离膜和所述导电电极之间不存在或存在一些袋状空腔。

【技术特征摘要】
KR 2004-6-21 46316/041.一种半导体器件，其具有硅衬底，所述硅衬底具有在两个器件隔离膜之间的有源区和形成在所述有源区的表面上的栅极，所述半导体器件包括所述硅衬底，其具有在靠近所述器件隔离膜侧的所述有源区的表面下方的所述有源区中的横向蚀刻部分；绝缘膜，其形成在所述硅衬底的所述横向蚀刻部分上；导电电极，其形成在所述绝缘膜上，其中外部电压施加到所述导电电极以调整阈值电压；以及所述器件隔离膜，其位于所述导电电极上，其中在所述器件隔离膜和所述导电电极之间不存在或存在一些袋状空腔。2.如权利要求1所述的半导体器件，还包括场停止注入层，其形成在所述有源区外部所述绝缘膜下方的所述衬底中。3.一种制造半导体器件的方法，该半导体器件具有栅极和结区，该方法包括以下步骤在具有器件隔离区和有源区的硅衬底上形成垫氧化膜和垫氮化物膜；蚀刻所述垫氧化膜、所述垫氮化物膜以及所述硅衬底，以在所述器件隔离区中形成沟槽；在包括所述被蚀刻的垫氧化膜和垫氮化物膜的沟槽侧壁上形成绝缘膜间隙壁；使用所述垫氧化膜、所述垫氮化物膜和所述绝缘膜间隙壁作为蚀刻阻挡，横向蚀刻所述硅衬底中的所述有源区的一部分；去除所述绝缘膜间隙壁；在所述有源区中与所述横向蚀刻的部分邻接的表面上以及在所述隔离区中所述沟槽的表面上形成导电电极；以及用氧化膜填充所述沟槽和所述横向蚀刻部分从而形成器件隔离膜，其中在所述器件隔离膜和所述导电电极之间不存在或存在一些袋状空腔。4.如权利要求3所述的方法，其中使用CF4/CHF3/O2的气体混合物执行蚀刻所述垫氧化膜和所述垫氮化物膜的步骤。5.如权利要求4所述的方法，其中所述CF4气体、CHF3气体和O2气体的流速分别为10～100sccm、10～300sccm以及10～70sccm。6.如权利要求3所述的方法，其中使用Cl2/HBr的气体混合物执行蚀刻所述硅衬底以形成所述沟槽的步骤。7.如权利要求6所述的方法，其中所述Cl2气体和HBr气体的流速分别为10～100sccm。8.如权利要求3所述的方法，其中所述沟槽形成为具有1000～3000埃的深度。9.如...

【专利技术属性】
技术研发人员：金一旭，赵俊熙，朴圣彦，安进弘，李相敦，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]