可减小外围区域中临界尺度的半导体装置的制造方法制造方法及图纸

本发明专利技术揭示一种制造其中外围区域的临界尺度减小的半导体装置的方法。该方法包括下列步骤：在包含单元区域及外围区域的基板上形成氮化硅层；在该氮化硅层上形成氧氮化硅层；在该氧氮化硅层上形成线型光阻图案使得该单元区域中的光阻图案具有大于最终图案结构宽度的宽度且外围区域中的光阻图案具有可抑制图案坍塌发生的宽度；蚀刻该氧氮化硅层及该氮化硅层，藉由抑制聚合物产生直至剩余氧氮化硅层及剩余氮化硅层的宽度小于用作蚀刻掩模的光阻图案宽度；及过度蚀刻剩余氮化硅层。

【技术实现步骤摘要】

本专利技术涉及一种制造半导体装置的方法；且更详言之，涉及一种形成具有减小线宽度的线型图案的方法。
技术介绍
由于半导体装置的设计规则已减小，因此在例如动态随机存取存储器(DRAM)装置中的半导体装置的例如栅结构的线型图案宽度在单元区域及外围区域中已成比例地减小。举例而言，在应用100nm的设计规则的DRAM装置中，外围区域中的掩模具有对应于发展的检视临界尺度(develop inspection critical dimension，DICD)的1.130μm的线宽度及对应于最终检视临界尺度的0.170μm的线宽度。然而，绘图装置需要更大程度减小的临界尺度以符合高速操作的需求。尽管有此需求，但由于图案坍塌现象使得掩模的CICD减少已达到一个限制。又，用以形成线型图案的蚀刻过程引起线型图案的FICD相较于线型图案的DICD增加，且因此，外围区域中的CD减少限制至一所需程度。图1为显示习知掩模图案的CD变化的剖面视图。如所示，在限定有单元区域A及外围区域B的基板10上形成栅极导电层101。栅极硬掩模102在该栅极导电层101上被图案化，该栅极导电层101上覆盖有图案化的抗反射涂覆层1本文档来自技高网...

【技术保护点】
一种制造半导体装置的方法，包括下列步骤：在分为单元区域及外围区域的基板上形成氮化硅层；在该氮化硅层上形成氧氮化硅层作为抗反射涂覆层；在该氧氮化硅层上形成线型光阻图案，使得该单元区域中的光阻图案具有大于最终图案结构宽度 的宽度且外围区域中的光阻图案具有抑制图案坍塌发生的宽度；使用该光阻图案作为蚀刻掩模，依序蚀刻该氧氮化硅层及该氮化硅层，该蚀刻经由抑制聚合物产生而持续至剩余氧氮化硅层及剩余氮化硅层的宽度小于光阻图案的宽度；及过度蚀刻剩余氮化硅 层。

【技术特征摘要】
KR 2004-6-25 10-2004-00483651.一种制造半导体装置的方法，包括下列步骤在分为单元区域及外围区域的基板上形成氮化硅层；在该氮化硅层上形成氧氮化硅层作为抗反射涂覆层；在该氧氮化硅层上形成线型光阻图案，使得该单元区域中的光阻图案具有大于最终图案结构宽度的宽度且外围区域中的光阻图案具有抑制图案坍塌发生的宽度；使用该光阻图案作为蚀刻掩模，依序蚀刻该氧氮化硅层及该氮化硅层，该蚀刻经由抑制聚合物产生而持续至剩余氧氮化硅层及剩余氮化硅层的宽度小于光阻图案的宽度；及过度蚀刻剩余氮化硅层。2.如权利要求1的方法，其中该蚀刻步骤及该过度蚀刻步骤使用CHF3及CF4的混合气体。3.如权利要求2的方法，其中在蚀刻步骤中，夹盘(chuck)温度维持在约50℃。4.如权利要求3的方法，其中当蚀刻该氧氮化硅层时，CHF3气体的比范围为约1.1至约1.6，且CF4气体的比为约1。5.如权利要求3的方法，其中当蚀刻该氮化硅层时，CHF3气体的比为约1，且CF4气体的比范围为约1.1至约2。6.如权利要求2的方法，其中当过度蚀刻该剩余氮化硅层时，CHF3气体的比范围为约1.5至约3，且CF4气体的比为约1。7.一种制造半导体装置的方法，其包括...

【专利技术属性】
技术研发人员：李京远，南基元，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]