半导体装置的制造方法制造方法及图纸

本发明专利技术的半导体制造方法，在ｐ型的半导体基板（１１）上，形成积蓄电荷的ＯＮＯ膜（１２ａ）。在ＯＮＯ膜（１２）上形成开口部（１２ｄ），从形成的开口部（１２ｄ）向半导体基板（１１）注入砷离子，从而在半导体基板（１１）的各开口部（１２ｄ）的下侧部位形成ｎ型扩散层（１４）。形成覆盖ＯＮＯ膜（１２）的开口部（１２ｄ）的端部的保护氧化膜（１５），在含氧的气体介质中，隔着保护氧化膜（１５）对半导体基板（１１）进行热处理，将各ｎ型扩散层（１４）的上部氧化，从而在各ｎ型扩散层（１４）的上部形成比特线氧化膜（１６）。在ＯＮＯ膜（１２）上形成导电体膜，从而形成字线（１７）。可防止具有陷阱膜的存储单元的数据保持特性的劣化。

【技术实现步骤摘要】

本专利技术涉及，特别涉及包含MONOS型非易失性半导体存储装置设置的电荷积蓄用的陷阱膜及比特线的。
技术介绍
MONOS(metal-oxide-nitride-oxide-semiconductor)型非易失性半导体存储装置，是将电荷积蓄在由依次层叠氧化硅、氮化硅及氧化硅的层叠体构成的ONO膜中的非易失性半导体存储装置。迄今为止，已有各种MONOS型非易失性半导体存储装置的设计方案问世。但其中，具有在半导体基板中形成的比特线、在通道区域上形成的ONO膜、在比特线上与该比特线正交地形成的字线，通过在ONO膜中局部地积蓄电荷，从而存储信息的非易失性半导体存储元件，由于适合于高密度化、高能力化及低电压化，因而引人注目(例如，参照专利文献1)。下面，参照图8(a)～图8(g)，讲述现有技术的在半导体基板中形成比特线的非易失性半导体存储装置的制造方法。首先，如图8(a)所示，在第1导电型的半导体基板101上，形成ONO膜——陷阱膜102。接着，如图8(b)所示，在陷阱膜102上形成定义多个比特线的抗蚀剂图案103。接着，如图8(c)所示，以抗蚀剂图案103为掩模，除去陷阱膜102的上部。本文档来自技高网...

【技术保护点】
一种半导体装置的制造方法，其特征在于，包括：在具有第１导电型的半导体区域之上，形成通过积蓄电荷来存储信息的陷阱膜的工序ａ；在所述陷阱膜上形成多个开口部，从形成的所述各开口部向所述半导体区域离子注入第２导电型的杂质离子，从而在所述半导 体区域中的所述各开口部的下侧部位形成第２导电型的多个扩散层的工序ｂ；形成覆盖所述陷阱膜中的所述开口部侧的端部的绝缘膜的工序ｃ；在所述工序ｃ后，在含氧的气体介质中对所述半导体区域进行热处理，使所述各扩散层的上部氧化，从而在所述 各扩散层的上部形成氧化绝缘膜的工序ｄ；以及在包含所述陷阱膜的端部在内的所述陷阱膜上，形成导电体膜...

【技术特征摘要】
JP 2004-8-16 2004-2367141.一种半导体装置的制造方法，其特征在于，包括在具有第1导电型的半导体区域之上，形成通过积蓄电荷来存储信息的陷阱膜的工序a；在所述陷阱膜上形成多个开口部，从形成的所述各开口部向所述半导体区域离子注入第2导电型的杂质离子，从而在所述半导体区域中的所述各开口部的下侧部位形成第2导电型的多个扩散层的工序b；形成覆盖所述陷阱膜中的所述开口部侧的端部的绝缘膜的工序c；在所述工序c后，在含氧的气体介质中对所述半导体区域进行热处理，使所述各扩散层的上部氧化，从而在所述各扩散层的上部形成氧化绝缘膜的工序d；以及在包含所述陷阱膜的端部在内的所述陷阱膜上，形成导电体膜，从而形成电极的工序e。2.如权利要求1所述的半导体装置的制造方法，其特征在于在所述工序c中，所述绝缘膜覆盖包含所述陷阱膜的端部在内的上面及在所述半导体区域形成的所述各扩散层的上面。3.如权利要求1或2所述的半导体装置的制造方法，其特征在于所述绝缘膜由氧化硅构成。4.如权利要求1或2所述的半导体装置的制造方法，其特征在于所述绝缘膜的膜厚在5nm以上、而且在50nm以下。5.一种半导体装置的制造方法，其特征在于，包括在具有第1导电型的半导体区域之上，形成通过积蓄电荷来存储信息的陷阱膜的工序a；在所述陷阱膜之上形成罩膜的工序b；在所述罩膜及所述陷阱膜上形成多个开口部，从形成的所述各开口部向所述半导体区域离子注入第2导电型的杂质离子，从而在所述半导体区域中的所述各开口部的下侧部位形成第2导电型的多个扩散层的工序c；形成覆盖所述罩膜及所述扩散层的绝缘膜，对形成的绝缘膜进行蚀刻，由所述绝缘膜形成覆盖所述罩膜及所述陷阱膜中的所述开口部侧的端面的多个侧壁的工序d；在所述工序d后，除去所述罩膜的工序e；在所述工序e后，在含氧的气体介质中对所述半导体区域进行热处理...

【专利技术属性】
技术研发人员：吉田幸司，高桥桂太，野吕文彦，荒井雅利，高桥信义，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]