引线接合焊盘及其制造方法技术

一种引线接合焊盘和制造该引线接合焊盘的方法。该方法包括：提供衬底；在所述衬底的顶面上形成导电层；将所述的导电层构图为多个彼此分开的引线接合焊盘；在位于相邻引线接合焊盘之间的空间中的所述衬底的所述顶面上形成保护性电介质层，所述空间中的所述电介质层的顶面与所述引线接合焊盘的共面的顶面共面。

【技术实现步骤摘要】

本专利技术涉及集成电路芯片领域，尤其涉及用于集成电路芯片的输入/输出(I/O)和功率接合焊盘(power bonding pads)和制造此接合焊盘的方法。
技术介绍
许多种类的集成电路芯片利用丝焊(wire bonding)作为将集成电路芯片连接到下一更高级封装的方法，该封装例如用于连接到模块上的芯片。丝焊法需要将引线接合焊盘放在集成电路芯片周围。由于引线接合焊盘暴露于周围环境中，需要对引线接合焊盘的边缘进行密封。否则会产生早期失效和可靠性问题。随着集成电路芯片变得越来越小，为提高生产率，特征尺寸(如内连线宽度和间距)减小和输入/输出(I/O)针密度提高，但是引线接合焊盘的尺寸或间距(相邻引线接合焊盘的中心距)不会成比例降低来减小芯片和其特征尺寸。工业界已转向其它的提供较高I/O密度的I/O焊盘类型，如焊料隆起焊盘，尽管其造价昂贵，生产率低下。因此，需要一种高密度引线接合焊盘的结构，该结构可提供提高的I/O计数而没有牺牲可靠性或影响产率。
技术实现思路
本专利技术的第一方面是一种方法，包括提供衬底；在该衬底的顶面上形成导电层；将该导电层构图成多个分开的银线焊盘；和在相邻引线接合焊盘本文档来自技高网...

【技术保护点】
一种方法，包括：提供衬底；在所述衬底的顶面上形成导电层；将所述的导电层构图成多个彼此分开的引线接合焊盘；和在位于相邻引线接合焊盘之间的空间中在所述衬底的所述顶面上形成电介质层，所述空间中的所述电介质层的顶面与 所述引线接合焊盘的共面的顶面共面。

【技术特征摘要】
US 2004-9-14 10/711,3671.一种方法，包括提供衬底；在所述衬底的顶面上形成导电层；将所述的导电层构图成多个彼此分开的引线接合焊盘；和在位于相邻引线接合焊盘之间的空间中在所述衬底的所述顶面上形成电介质层，所述空间中的所述电介质层的顶面与所述引线接合焊盘的共面的顶面共面。2.如权利要求1所述的方法，进一步包括使所述空间中的所述电介质层下凹至所述引线接合焊盘的所述顶面的下面。3.如权利要求1所述的方法，进一步包括使所述引线接合焊盘下凹至所述空间中的所述电介质层的所述顶面的下面。4.如权利要求1所述的方法，进一步包括在所述衬底、所述电介质层和所述引线接合焊盘上形成最终电介质层；和在所述最终电介质层中形成开口以暴露位于所述开口中的各个所述引线接合焊盘的非整个部分。5.如权利要求4所述的方法，其特征在于，所述最终电介质层包括选自包含聚酰亚胺和光敏聚酰亚胺的组中的材料。6.如权利要求1所述的方法，其特征在于，所述电介质层包括一层氧化硅、一层氮化硅或它们的组合。7.如权利要求1所述的方法，其特征在于，所述引线接合焊盘包括铝、铝铜合金、铜、金、钽、氮化钽或它们的组合。8.一种方法，包括(a)提供衬底；(b)在所述衬底的顶面上形成钝化层；(c)在所述钝化层的顶面上形成导电层；(d)将所述导电层构图成多个分开的引线接合焊盘，所述引线接合焊盘的顶面共面；和(e)在位于相邻引线接合焊盘之间的空间中的所述钝化层的所述顶面上和在所述引线接合焊盘的所述顶面上形成电介质层，所述电介质层填充所述空间；和(f)从所述引线接合焊盘的所述顶面除去所述电介质层，位于所述空间中的所述电介质层的所述顶面与所述引线接合焊盘的所述顶面共面。9.如权利要求8所述的方法，进一步包括使所述空间中的所述电介质层下凹至所述引线接合焊盘的所述顶面的下面。10.如权利要求8所述的方法，进一步包括使所述引线接合焊盘下凹至所述电介质层的所述顶面的下面。11.如权利要求10所述的方法，进一步包括在所述衬底上形成最终电介质层；和在所述最终电介质层中形成开口以暴露位于所述开口中的各个所述引线接合焊盘的非整个部分。12.如权利要求11所述的方法，其特征在于，所述最终电介质层包括选自包含聚酰亚胺和光敏聚酰亚胺的组中的材料。13.如权利要求8所述的方法，进一步包括在所述衬底上形成最终电介质层；和在所述最终电介质层中形成开口以暴露位于所述开口中的各个所述引线接合焊盘的非整个部分。14.如权利要...

【专利技术属性】
技术研发人员：蒂莫西H道本斯匹克，杰弗里P加比诺，克里斯托弗D玛兹，沃尔夫冈索特，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]