一种系统器件封装包括半导体衬底，形成于半导体衬底上的金属线，形成于包括金属线的半导体衬底上方的钝化膜，其中钝化膜包括第一和第二开口，形成于钝化膜上方并覆盖第一和第二开口通过第一开口用于连接金属线的衬垫，延伸通过衬垫、钝化膜和半导体衬底以使得直接接触衬垫的通孔导体。通孔导体包括第一暴露的末端，该末端从衬垫处突出且用作第一突起，以及第二暴露的末端，该末端从所述半导体衬底处突出且用作第二突起。结果，可能减少工艺和生产花费的总数并从而提高生产效率。
【技术实现步骤摘要】
本专利技术涉及一种制造半导体器件封装的方法，更特别地，涉及 一种系统级封装，在该系统级封装中多个半导体芯片在层压结构中 相互连接，本专利技术还涉及一种制造该系统级封装的方法。
技术介绍
随着朝向移动的、小型化的以及多功能的电子器件的趋势，具 有在单个封装中实现的各种芯片的三维(3D)系统级封装(SIPs) 已经引起了极大的关注和兴趣。便携式设备可具有一种结构，在该 结构中诸如存储器的半导体器件被分别以封装的形式嵌入(form of packages)并相互连4妄.。另一方面，系统级佳'于装l支术的4吏用估:;得所 有的器件可被嵌入到单个封装中，并因此在减小功耗的同时实现产 品最小化和各种功能。SIP技术被广泛地应用于存储器，逻辑器件， 传感器以及转换器(交换器，convenors )等。在系统级封装结构中， 使用穿过半导体芯片的通孔导体(via conductors )来层压的多个半 导体芯片相互电连接，而半导体芯片被电连接至印刷电路板(在下 文中称为PCBs，，)。然而，通孔导体在这种系统级封装中的使用会不利地包括复杂 的制造工艺。例如，除了在半导体芯片上和/或上方形成通孔导体的 工艺外，制造系统级封装的方法进一步需要用于形成将通孔导体与 衬垫相连的导体的工艺以及用于形成将半导体芯片电连接至排列在坤于垫或PCB上的其他半导体芯片的突起(bumps)的工艺。这些 不同的工艺步骤不利地的使得全部制造工艺变得复杂。此外，当使 用^艮难蚀刻的金属材料诸如铜(Cu)来形成突起时，还需要化学机 械抛光(在下文中，称为CMP)以图样化该铜层，从而进一步 4吏得整个制造工艺变得复杂。
技术实现思路
本专利技术具体实施方式涉及一种制造诸如系统级封装的半导体 器件封装的方法，以使得多个半导体芯片在层压结构中可以相互连接。本专利技术具体实施方式涉及一种，该系 统级封装可包括多个层压在一起的半导体芯片，由此通过同时形成 通孔导体和突起可简化制造工艺。本专利技术具体实施方式涉及一种制造系统级封装的方法，该方法 至少包括以下步骤中的一步在设置有金属线的半导体衬底上和/ 或上方形成钝化膜(passivation film);图样化该钝化膜以形成第一 和第二开口；形成衬垫以使得该衬垫覆盖第一和第二开口并穿过第一开口与金属线连接；在该设置有村垫的钝化膜上和/或上方形成光刻胶；在与第二开口重叠的区域中形成深沟道以使得该深沟道穿过 光刻胶和衬垫并延伸到半导体衬底中预定的深度；形成在深沟道内 部的通孑L导体以^^寻该通孑L导体与4于垫侧才妄触(in side-contact); 去除光刻胶以突出通孔导体的 一端作为第 一 突起；然后将第 一 突起 电连接至另 一个半导体芯片或印刷电路板。本专利技术具体实施方式涉及一种具有在其中层压多个半导体芯 片的结构的系统级封装，其中至少一个半导体芯片包括至少以下之一钝化膜，形成于设置有金属线的半导体衬底上和/或上方，该钝 化膜设置有第一和第二开口；衬垫，设置在该钝化膜上和/或上方， 该衬垫适用于覆盖第一和第二开口并同样被设定用于穿过第 一开 口连接金属线；通孔导体，设置在与第二开口重叠的区域中，在该 区域中通孔导体穿过衬垫和半导体衬底并与村垫侧接触；以及第一 突起，与通孔导体整合，该第一突起从村垫处突出。附图说明示例的图1到图12根据本专利技术具体实施方式按顺序示出了制 造系统级封装的方法。具体实施例方式本专利技术的其他方面、特征和优点从下述结合附图的具体实施方 式的详细描述中将更清楚地理解。如示例图1到示例图12所示， 一种才艮据本专利技术具体实施方式 的用于制造系统级封装的方法包括在第一半导体芯片50上和/或 上方形成衬垫30,形成通孔导体42以侵J寻通孔导体42与第一和第 二突起42A和42B整合并穿过从衬垫30到半导体衬底10的结构， 以及在层压结构中连4妄第一半导体芯片50到第二半导体芯片60和 PCB70。根据本专利技术具体实施方式，尽管使用铜(Cu)作为具有低 电阻的金属可以形成通孔导体42,但本专利技术具体实施方式不限于J:匕。如示例图1所示，在半导体衬底10上和/或上方可以形成适合 半导体芯片的下部结构。该下部结构包括多条金属线和多个金属膜。示例图1示意性地示出一个实例，下部结构包括在半导体衬底10上和/或上方形成的多条下金属线12和上金属线18。形成多个4妄 点16以分别电连接上金属线18至下金属线12,同时穿过在上金属 线18和下金属线12之间形成的第一绝缘膜14。形成在其中嵌入上 金属线18的第二绝缘'膜21。在铜(Cu)被用来做上金属线18的 情况下，可以图样化绝缘膜21以形成沟道，上金属线18将形成在 该沟道处，沉积铜以4吏4f铜嵌入沟道中并覆盖绝纟彖膜21的表面， 然后通过CMP蚀刻铜直到暴露该绝缘膜21,从而形成具有与绝缘 膜21的最上表面共面的最上表面的上金属线18。然后在嵌入绝參彖 膜21的上金属线18上和/或上方可以形成具有双层结构的第 一 和第 二^/f匕膜20和22。通过沉积诸如SiNx的氮化物，可以形成具有厚 度大约2,000 A到3，000A的第一钝化膜20。通过沉积如原硅酸四 乙西旨(tetra ethyl ortho silicate ( TEOS ))的具有低介电常数的氧化 物绝纟彖体可以形成具有厚度大约6,000 A到IO,OOOA的第二4屯化月莫 22。如示例图2所示，然后通过光刻法和蚀刻工艺可以图样化第一 和第二钝化膜20和22以形成第一和第二开口 24和26。第一开口 24暴露将要电连接至在随后工艺中形成的衬垫的上金属线18。第 二开口 26提供在随后工艺中形成通孔导体的区域。如示例图3所示，然后在i殳置有开口 24和26的第二4M匕膜22 上和/或上方可以顺序地形成阻挡金属28和4十垫金属30。例如，在 形成铝(Al) 4于垫的情况下，在第二4屯4b力莫22上和/或上方可以沉 积铝阻挡金属28和铝衬垫金属30。如示例图4所示，然后通过光刻法和蚀刻工艺可以图样化衬垫 金属30和阻挡金属28.以形成覆盖第一和第二开口 24和26的4于垫 32。层压有阻挡金属28和衬垫金属30的村垫32可以穿过第一开 口 24电连4妻至上金属线18。如示例图5所示，然后在i殳置有衬垫32的第二《屯化膜22上和 /或上方可以涂覆光刻胶34。例如，光刻胶34可以一皮涂覆达到大约 2 pm到10pm的厚度，且可以/人具有大约90:1的高选择率的光刻 胶中选择。如示例图6所示，通过光刻法工艺可以图样化光刻胶34以形 成沟道36来打开随后形成通孔导体的区域。穿过光刻交34的沟道 36与示例图2中所示的第一和第二钝化膜20和22的第二开口 26重叠。如示例图7所示，深沟道36穿过光刻胶34、衬垫32、绝缘膜 14和21、钝化膜20和22且延伸至半导体衬底10中的预定的深度。 4吏用快速蚀刻i殳备可以形成深沟道36以使得深沟道36穿过衬垫32 和绝缘膜14和21,且延伸至半导体衬底10中的预定的深度，但没 有完全穿过半导体4十底10。例如，深沟道36可以具有大约10 pm 到30|im的宽度和大约40|iim到100pm的;罙度。；果沟道36可以穿 过衬垫32以使得暴露衬垫32的侧表面(即，倾斜的和垂直的侧本文档来自技高网...
【技术保护点】
一种方法，包括： 在设置有金属线的半导体衬底上方形成钝化膜； 图样化所述钝化膜以形成第一和第二开口；以及 在所述第一和第二开口上方形成衬垫并通过所述第一开口连接至所述金属线； 在包括所述衬垫的所述钝化膜上方形成光刻胶；以及 在空间上相应地所述第二开口的区域中形成深沟道且延伸穿过所述光刻胶和所述衬垫以及钝化膜到所述半导体衬底中达到预定的深度；以及 在所述深沟道中形成通孔导体，以使得所述通孔导体直接接触所述衬垫；以及 通过去除所述光刻胶以使得所述通孔导体的一个末端突出至所述外部形成第一突起；以及 电连接所述第一突起至第二半导体芯片和印刷电路板中的至少一个。
【技术特征摘要】
KR 2007-7-23 10-2007-00735441.一种方法，包括在设置有金属线的半导体衬底上方形成钝化膜；图样化所述钝化膜以形成第一和第二开口；以及在所述第一和第二开口上方形成衬垫并通过所述第一开口连接至所述金属线；在包括所述衬垫的所述钝化膜上方形成光刻胶；以及在空间上相应地所述第二开口的区域中形成深沟道且延伸穿过所述光刻胶和所述衬垫以及钝化膜到所述半导体衬底中达到预定的深度；以及在所述深沟道中形成通孔导体，以使得所述通孔导体直接接触所述衬垫；以及通过去除所述光刻胶以使得所述通孔导体的一个末端突出至所述外部形成第一突起；以及电连接所述第一突起至第二半导体芯片和印刷电路板中的至少一个。2. 根据权利要求1所述的方法，其中，形成所述钝化膜包括在所述半导体衬底上方形成氮化膜作为第一钝化膜；以及在所述氮化騰上方形成氧化膜作为第二钝化膜。3. 4艮据片又利要求2所述的方法，其中所述氮化膜包括氮化石圭(SiNx)膜，所述氧化膜包括原硅酸四乙酯(TEOS)膜。4. 根据权利要求3所述的方法，其中形成厚度范围在2,000A到 3,OOOA的所述氮化石圭膜，以及形成厚度范围在6,000A到 IO,OOOA的所述TEOS膜。5. 根据权利要求1所述的方法，其中形成厚度范围在2|um到 10|um的所述光刻月交。6. 根据权利要求5所述的方法，其中所述光刻胶具有90:1的蚀 刻选择率。7. 才艮据权利要求1所述的方法，其中形成具有宽度范围在lOpm 到30pm且;罙度大约在40|am-100]Lim的所述;果沟道。8. 根据权利要求1所述的方法，进一步包括，在形成所述深沟道 之后，^f旦在形成所述通孔导体之前在所述深沟,道的侧壁上顺序地形成阻挡金属，以及在所 述深沟道中形成籽晶金属；以及使所述籽晶金属经历电镀工艺以从而形成通孔导体；以及4吏所述通孔导体经历退...
【专利技术属性】
技术研发人员：郑悟进，
申请(专利权)人：东部高科股份有限公司，
类型：发明
国别省市：KR[韩国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。