一种基于片上系统或系统级封装的内建自测试系统，包括：波形发生器，用于生成测试用电压激励信号；波形控制器，与波形发生器相连接，用于接收并处理测试用电压激励信号，输出波形参数可控的数字量激励信号；数模转换器，用于接收数字量激励信号并将数字量激励信号转换为模拟量激励信号；待测模数转换器，用于将模拟量激励信号转换为数字序列并将数字序列输送至波形控制器；以及处理器，与波形控制器相连接，用于向波形控制器输入控制数字量激励信号波形参数的指令、通过波形控制器采集数字序列并转换为直方图数据进行保存。上述基于片上系统或系统级封装的内建自测试系统，减少了片内集成的器件，占用芯片空间较小，增加了系统的可靠性。
【技术实现步骤摘要】
本专利技术涉及集成电路测试领域，特别是涉及ー种基于片上系统或系统级封装的内建自测试系统。
技术介绍
内建自测试是通过内建的硬件功能所完成的测试。内建自测试的特点是由集成电路自己生成测试信号，并依靠集成电路自身逻辑来判断测试响应是否正确。如图I所示，内建自测试的组成部分主要包括TPG (Test Pattern Generation,测试向量生成器)、控制器和ORA (Output Response Analyzer,输出响应分析器 )。TPG主要担负测试信号生成的作用，ORA主要用来采集并分析被测电路在TPG所生成的测试信号的作用下所产生的输出响应。控制器主要作用是监控整个测试过程，包括控制TPG生成测试信号、控制ORA采集输出响应并对所采集的输出响应的分析、控制整个测试过程的时钟同步及TPG与ORA工作的同止/J/ o对于ADC (Analog to Digital Converter,模数转换器)测试，TPG主要用来生成模拟激励信号，通常包括三角波、正弦波等。被测电路的输出响应是对输入的模拟激励信号进行采样及量化后的結果。当前,片上系统(简称SoC,全称system on a chip)或系统级封装(简称SiP,全称system in package)内部混合信号模块的测试是测试领域的一大挑战,也面临着诸多的问题。对于ADC测试,传统内建自测试方法是将专用的模拟IP核(Intellectual Propertycore，知识产权核)集成于芯片，利用该模拟IP核来生成激励信号，将该激励信号输入ADC，采样并分析ADC的输出信号，进而完成片上系统或系统级封装的片内ADC的测试。但是，由于模拟IP核的采用的模拟元件较多，占用了片上系统或系统级封装的片内较大的面积，增加了片上系统或系统级封装的复杂性，降低了片上系统或系统级封装的可靠性。
技术实现思路
鉴于此，有必要针对内建自测试模拟元件较多的问题，提供ー种基于片上系统或系统级封装的内建自测试系统。—种基于片上系统或系统级封装的内建自测试系统,包括波形发生器，用于生成测试用电压激励信号；波形控制器，与所述波形发生器相连接，用于接收并处理所述测试用电压激励信号，输出波形參数可控的数字量激励信号；数模转换器，与所述波形控制器耦接，用于接收所述数字量激励信号并将所述数字量激励信号转换为模拟量激励信号；待测模数转换器，与所述数模转换器耦接，用于将所述模拟量激励信号转换为数字序列并将所述数字序列输送至所述波形控制器；以及处理器，与所述波形控制器相连接，用于向所述波形控制器输入控制所述数字量激励信号波形參数的指令、通过所述波形控制器采集所述数字序列并转换为直方图数据进行保存。在其中一个实施例中，所述波形发生器包括数字正弦波发生器与数字三角波发生器，所述数字正弦波发生器应用于测试所述待测模数转换器的动态參数，所述数字三角波发生器应用于测试所述待测模数转换器的静态參数。在其中一个实施例中，所述数字正弦波发生器为基于DDS的数字正弦波发生器。在其中一个实施例中，所述波形參数为所述数字量激励信号的波形频率、初始相位与周期数。在其中一个实施例中，还包括滤波器，所述滤波器分别与所述数模转换器以及所述待测模数转换器耦接，用于消除所述数模转换器所产生 的干扰信号。在其中一个实施例中，还包括放大器，所述放大器的输入端与所述数模转换器的输出端相连，输出端与所述待测模数转换器的输入端耦接，用于调整所述模拟量激励信号的幅值。在其中一个实施例中，还包括数字复用器与模拟复用器，所述数字复用器连接于所述波形控制器及所述数模转换器之间，用于在测试时将所述数字量激励信号传送至数模转换器；所述模拟复用器连接于所述数模转换器与所述待测模数转换器之间，用于在测试时将所述模拟量激励信号传送至待测模数转换器。在其中一个实施例中，所述数字复用器还用于在非测试时将模拟量输入信号传送至待测模数转换器，所述数字复用器还用于在非测试时将输入的数字量中间信号传送至数模转换器，所述模拟量输入信号经所述待检测模数转换器转换成所述数字量中间信号。在其中一个实施例中，还包括存储器，所述存储器与所述处理器相连，用于存储理论静态參数值与理论动态參数值。上述基于片上系统或系统级封装的内建自测试系统，充分利用了片上系统或系统级封装的片内已有的处理器和数模转换器的资源来对片内待测模数转换器进行测试，结合额外添加的数字电路器件波形发生器与波形控制器，无需采用具有较多模拟器件的模拟IP核来生成激励信号，減少了片内集成的器件，占用芯片空间较小，増加了系统的可靠性。附图说明图I为内建自测试基本原理框图；图2为ー实施例的基于片上系统或系统级封装的内建自测试系统模块图；图3为模拟三角波输入波形及其量化图；图4是三角波量化所得直方图；图5是模拟正弦波输入波形及其量化图；图6是正弦波量化所得直方图。具体实施例方式为了解决内建自测试因模拟元件较多所造成的占用片上系统或系统级封装的片内面积较大，片上系统或系统级封装较复杂，以及片上系统或系统级封装的可靠性较低的问题，提供了一种基于片上系统或系统级封装的内建自测试系统。如图2所示，一实施例的基于片上系统或系统级封装的内建自测试系统，括波形发生器210、波形控制器220、数模转换器230、待测模数转换器240以及处理器250。波形发生器210，用于生成测试用电压激励信号。本实施例的基于片上系统或系统级封装的内建自测试系统，具有测试模式和正常模式。波形发生器210集成于片上系统或系统级封装，作为测试模式下的测试用电压激励波形信号的发生源，在正常模式下，波形发生器210处于闲置状态。波形控制器220，与波形发生器210相连接，用于接收并处理测试用电压激励信号，输出波形參数可控的数字量激励信号。本实施例中，波形參数为数字量激励信号的波形频率、初始相位与周期数。此外，波形參数还可能为波形类型，比如三角波或正弦波。波形控制器220用于测试模式，正常模式下处于闲置状态 。数模转换器230,简称DAC (Digital to Analog Converter,数模转换器)，与波形控制器220耦接，用于接收波形控制器220输出的数字量激励信号并将该数字量激励信号转换为模拟量激励信号。待测模数转换器240，与数模转换器230耦接，用于将数模转换器230输出的模拟量激励信号转换为数字序列，并将该数字序列输送至波形控制器220。模数转换器简称ADC(Analog to Digital Converter,模数转换器)。处理器250，与波形控制器220相连接，用于向波形控制器220输入控制数字量激励信号波形參数的指令、通过波形控制器220采集数字序列并转换为直方图数据进行保存。在测试模式下，波形发生器210生成测试用电压激励信号经过波形控制器220处理并输出波形參数可控的数字量激励信号，该数字量激励信号经过数模转换器230转换成模拟量激励信号，该模拟量激励信号用于测试待测模数转换器240相关參数。上述基于片上系统或系统级封装的内建自测试系统，充分利用了片上系统或系统级封装的片内已有的处理器250和数模转换器230的资源来对片内待测模数转换器240进行测试，结合额外添加的数字电路器件波形发生器210与波形控制器220，无需采用具有较本文档来自技高网...
【技术保护点】
一种基于片上系统或系统级封装的内建自测试系统，其特征在于，包括：波形发生器，用于生成测试用电压激励信号；波形控制器，与所述波形发生器相连接，用于接收并处理所述测试用电压激励信号，输出波形参数可控的数字激励信号；数模转换器，与所述波形控制器耦接，用于接收所述数字量激励信号并将所述数字量激励信号转换为模拟量激励信号；待测模数转换器，与所述数模转换器耦接，用于将所述模拟量激励信号转换为数字序列并将所述数字序列输送至所述波形控制器；以及处理器，与所述波形控制器相连接，用于向所述波形控制器输入控制所述数字量激励信号波形参数的指令、通过所述波形控制器采集所述数字序列并转换为直方图数据进行保存。
【技术特征摘要】
【专利技术属性】
技术研发人员：朱洪宇，李慧云，徐国卿，
申请(专利权)人：中国科学院深圳先进技术研究院，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。