形成应变沟道元件的方法技术

本发明专利技术提供一种晶体管及形成应变沟道元件的方法，所述应变沟道晶体管包括第一材料所组成的基底。一由第二材料所组成的源极区是形成在基底的第一凹陷中，且一由第二材料所组成的漏极区是形成在基底的第二凹陷中。一由第一材料形成的应变沟道区是位于源极区和漏极区之间。一形成在应变沟道区上的堆叠栅极包括一位于一栅极介电层上的栅电极。一沿着栅电极侧壁的栅极间隙壁位于源极区和漏极区的至少的部分区域上。一盖层可形成于第二材料上，且源极区和漏极区可硅化。本发明专利技术是保存应变沟道元件的完整栅极结构。特别是，可避免或是减少栅极结构的损坏。

【技术实现步骤摘要】

本专利技术是有关于一种半导体元件，特别是有关于形成应变沟道晶体管的系统和方法。
技术介绍
随着元件微缩和小功率的要求，已进行许多开发改进金属氧化物半导体晶体管沟道区域的电子移动率。此开发之一包括于沟道区域产生应变。现已发现沟道区的应变可改进沟道区载流子的移动率。应变量是直接影响(改进或是降低)载流子移动率和晶体管的效能。图1a是绘示一完美的应变沟道晶体管10。应变沟道晶体管10包括一栅极结构11，而此栅极结构具有一栅极介电层14和位于栅极介电层14上的栅电极16。此栅极结构11亦包括沿着栅极16和栅极介电层侧壁14的间隙壁18。一具有不同的晶格常数的材料是形成在凹陷区20。因为在凹陷区20的材料具有不同的晶格常数，晶格的不协调是发生且导致基底凹陷区20间区域(例如沟道区域)的应变。可进行离子布植以形成轻掺杂区(LDD)24和重掺杂的源极/漏极区22。此外，已有许多开发进行改变凹陷区20的位置。举例来说，凹陷区20可形成在轻掺杂区24和重掺杂的源极/漏极区22中，如图1a所示。另外亦有一些开发在重掺杂的源极/漏极区22中形成凹陷区20，如图1b所示。此外，更有一些开发形成样品间隙壁(dummy spacer)，以定位出凹陷区于部分的间隙壁18下。然而，应变沟道技术常常包含损伤栅极结构11的步骤，而影响到晶体管的效能。例如，凹陷区20一般是在栅极介电层14和栅电极16形成之后，通过蚀刻硅的步骤形成。在进行硅蚀刻步骤之后，是成长具有和基底不协调晶格的材料。当硅为基底时，硅锗是通常用作形成凹陷区。在蚀刻步骤时，暴露栅极结构11可能会损伤栅极结构11，和对于晶体管效能造成不利的影响。更甚者，一些开发，例如图1b所揭示的技术，在形成间隙壁18之后进行硅蚀刻步骤。在这些技术中，硅蚀刻制程亦可能腐蚀间隙壁18，请参照图1b所示的位于栅电极16下的间隙壁是被蚀刻掉。在硅蚀刻制程之后，间隙壁18腐蚀的厚度和高度是对于栅极结构11的保护和隔绝较差，且可能使位于介电层(未绘示，例如一蚀刻阻挡层或是一层间介电层)上的暴露栅电极16至破裂25(图1b)，而可能导致电路短路或是晶体管的故障。更甚者，栅极结构11亦可能在进行沉积晶格不协调材料之前的预清洗步骤时，暴露在氢氟酸或是其它清洗溶液中。此清洗制程可能导致间隙壁产生孔洞28，如图1b所示，其中位于间隙壁18下的氧化线层32是部分被蚀刻掉。间隙壁的孔洞可能会在间隙壁下产生硅化物，且可能导致间隙壁的剥离。此外，一般在沉积硅锗之前的晶圆预烤步骤亦可能导致问题。预烤步骤可能包括在沉积晶格不协调材料之前，加热晶圆至850℃或是更高，而加热时间可能为5分钟或是更长。此预烤步骤减低了LDD布植回火、源极/漏极回火和/或其它高温制程可运用的热预算，因此不必要的造成其它制程步骤的限制。图1b亦揭示可形成在栅极结构11上的蘑菇状结构30。此蘑菇状结构30是为暴露栅极结构11在硅锗沉积步骤下，一般且不希望得到的结果。此蘑菇状结构30亦可能影响晶体管的效能。另外，如图1c所示，在形成栅极结构11的步骤中，一般包含许多预清洗步骤，预清洗步骤会蚀刻源极/漏极两侧的沟槽绝缘结构，而形成凹穴84(divot)。一般来说，现有技术采用在栅极介电层14和栅电极16形成之后是通过蚀刻硅的步骤形成凹陷区20，并且在进行硅蚀刻步骤之后，是成长具有和基底不协调晶格材料(一般为硅锗)于凹陷区20中。一般在沉积不协调晶格的材料形成源极/漏极时，所沉积的材料会突出基底表面而形成一凸起82。但由于上述凹穴84的形成，在沉积硅锗时，会沿着凹穴84边缘形成，如此产生不对称的凸起82，而不对称凸起82的在接近浅沟槽绝缘结构STI的地方会造成接下来的接合(butted contact)的接合窗问题(landing window issue)，另外，在SiGe应用上，多面的轮廓可能会造成Rc接触开口率增加。
技术实现思路
上述的问题是可通过本专利技术所提出的具有不协调晶格区域的应变沟道晶体管所达成的技术特点解决或是防止。本专利技术提供一种晶体管。一基底是包括第一材料。一源极区邻接一第一绝缘区。源极区包括形成在基底中的第一凹陷的第二材料，而第二材料和第一材料的晶格常数不同。一漏极区邻接一第二绝缘区。漏极区包括第二材料，而第二材料是形成在主动区的一第二凹陷中。一由第一材料形成的应变沟道区是位于源极区和漏极区中间。一堆叠栅极形成在应变沟道区上。堆叠栅极包括一位于一栅极介电层上的栅电极。至少第一绝缘区和第二绝缘区之一具有一沿着一侧壁的阶梯，而阶梯是大体上对位到第一材料和第二材料的交界处。本专利技术所述的晶体管，该第一材料是为硅，该第二材料是为硅锗。本专利技术所述的晶体管，更包括一盖层形成在该源极区和该漏极区上方，其中该盖层是由该第一材料所形成，其中部分未由一栅极间隙壁覆盖的盖层包括一硅化物。本专利技术提供一种形成应变沟道元件的方法。首先，图形化位于基底上的掩膜，以定义一凹陷区和一沟道区。回蚀刻部分定义为凹陷区的基底。其后，形成一应力产生材料于凹陷区中。后续，形成一栅极于沟道区上方。本专利技术所述的形成应变沟道元件的方法，该应力产生材料和该基底具有不同的晶格常数。本专利技术所述的形成应变沟道元件的方法，该图形化包括下列步骤形成一第一掩膜层，于一基底的一主动区域上方；形成一第二掩膜层，于该第一掩膜层上方；形成一第三掩膜层，于该第二掩膜层上方；及图形化该第三掩膜层，以定义该凹陷区和一沟道区。本专利技术所述的形成应变沟道元件的方法，该第一掩膜层包括一介电抗反射涂布，其中该第二掩膜层包括一底部抗反射涂布，其中该第三掩膜层包括一光致抗蚀剂。本专利技术所述的形成应变沟道元件的方法，该第二掩膜层在该蚀刻步骤大体上被移除，且在该蚀刻步骤之后，更包括移除该第一掩膜层剩余的部分。本专利技术所述的形成应变沟道元件的方法，更包括下列步骤成长一硅，于该应力产生材料上方；形成一栅极介电层和一栅电极，于该沟道区上方；进行一轻掺杂漏极布植和一回火，其中该栅极介电层和该栅电极是作为该布植的一掩膜；沿着该栅极介电层和该栅电极的侧壁，形成间隙壁；进行一源极/漏极掺杂布植和一回火，其中该栅极介电层和该栅电极和该间隙壁是作为该布植的一掩膜；及形成硅化物，于该源极、漏极和该栅电极中。本专利技术提供一种形成应变沟道元件的方法。首先，形成一源极凹陷和一漏极凹陷于一基底中。第一凹陷和第二凹陷是定义一位于其间的沟道区。其后，至少将一第一材料填入部分源极和漏极凹陷，第一材料是导致沟道区的晶格结构的应变。后续，形成一栅极于沟道区上方，此栅极具有一栅极介电层和一导电层。本专利技术所述的形成应变沟道元件的方法，至少将一第一材料填入部分该源极和该漏极凹陷的步骤未完全填满该源极和该漏极凹陷，且更包括形成一盖层于该第一金属材料上，于该源极和该漏极凹陷中，该盖层是为一第二金属材料所组成。本专利技术所述的形成应变沟道元件的方法，该基底和该第二金属材料是为相同的材料。本专利技术所述的形成应变沟道元件的方法，更包括硅化部分的盖层，及沿着栅极的侧壁形成栅极间隙壁，该栅极间隙壁位于部分的填入该源极凹陷和该漏极凹陷的第一材料且覆盖之，且暴露填入该源极凹陷和该漏极凹陷的部分该第一材料。本专利技术提供一种晶体管。一基底包括一第一材料。一源极区邻接一第一绝缘区，此源极区包括形成在基本文档来自技高网...

【技术保护点】
一种晶体管，所述晶体管包括：　　　　一基底，包括一第一材料；　　　　一源极区，邻接一第一绝缘区，该源极区包括形成在该基底中的一第一凹陷的第二材料，该第二材料和该第一材料的晶格常数不相同；　　　　一漏极区，邻接一第二绝缘区，该漏极区包括该第二材料，该第二材料是形成在主动区的一第二凹陷中；　　　　一应变沟道区，由该第一材料形成，且位于该源极区和该漏极区中间；　　　　一堆叠栅极，形成在该应变沟道区上，该堆叠栅极包括一栅电极位于一栅极介电层上；及　　　　其中至少该第一绝缘区和该第二绝缘区之一具有一沿着一侧壁的阶梯，该阶梯是对位到该第一材料和该第二材料的交界处。

【技术特征摘要】
US 2004-7-23 10/897,5631.一种晶体管，所述晶体管包括一基底，包括一第一材料；一源极区，邻接一第一绝缘区，该源极区包括形成在该基底中的一第一凹陷的第二材料，该第二材料和该第一材料的晶格常数不相同；一漏极区，邻接一第二绝缘区，该漏极区包括该第二材料，该第二材料是形成在主动区的一第二凹陷中；一应变沟道区，由该第一材料形成，且位于该源极区和该漏极区中间；一堆叠栅极，形成在该应变沟道区上，该堆叠栅极包括一栅电极位于一栅极介电层上；及其中至少该第一绝缘区和该第二绝缘区之一具有一沿着一侧壁的阶梯，该阶梯是对位到该第一材料和该第二材料的交界处。2.根据权利要求1所述的晶体管，其特征在于该第一材料是为硅，该第二材料是为硅锗。3.根据权利要求1所述的晶体管，其特征在于更包括一盖层形成在该源极区和该漏极区上方，其中该盖层是由该第一材料所形成，其中部分未由一栅极间隙壁覆盖的盖层包括一硅化物。4.一种形成应变沟道元件的方法，所述形成应变沟道元件的方法包括图形化一位于一基底上的掩膜，以定义一凹陷区和一沟道区；回蚀刻部分该定义为凹陷区的基底；形成一应力产生材料，于该凹陷区中；及形成一栅极于该沟道区上方。5.根据权利要求4所述的形成应变沟道元件的方法，其特征在于该应力产生材料和该基底具有不同的晶格常数。6.根据权利要求4所述的形成应变沟道元件的方法，其特征在于该图形化包括下列步骤形成一第一掩膜层，于一基底的一主动区域上方；形成一第二掩膜层，于该第一掩膜层上方；形成一第三掩膜层，于该第二掩膜层上方；及图形化该第三掩膜层，以定义该凹陷区和一沟道区。7.根据权利要求6所述的形成应变沟道元件的方法，其特征在于该第一掩膜层包括一介电抗反射涂布，其中该第二掩膜层包括一底部抗反射涂布，其中该第三掩膜层包括一光致抗蚀剂。8.根据权利要求6所述的形成应变沟道元件的方法，其特征在于该第二掩膜层在该蚀刻步骤被移除，且在该蚀刻步骤之后，更包括移除该第一掩膜层剩余的部分。9.根据权利要求4所述的形成应变沟道元件的方法，其特征在于更包括下列步骤成长一硅，于该应力产生材料上方；形成一栅极介电层和一栅电极，于该沟道区上方；进行一轻掺杂漏极布植和一回火，其中该栅极介电层和该...

【专利技术属性】
技术研发人员：黄怡君，王焱平，柯志欣，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]