用于形成半导体元件的板状基体及其制造方法技术

根据本发明专利技术能够提供弯曲少的板状半导体基体。该板状半导体基体包括硅衬底以及在该硅衬底上用以形成经由用氮化物半导体构成的缓冲区（３）配置的半导体元件的主要部分的主半导体区。缓冲区（３）由多层结构的多个第一缓冲区（９）和单层结构的多个第二缓冲区（１０）的交互层叠体形成。第二缓冲区（１０）中包含空隙（１５）。通过在多层结构的第一缓冲区（９）的相互之间配置具有空隙（１５）的第二缓冲区（１０），改善了半导体基体的弯曲且改善了主半导体区的结晶性。

【技术实现步骤摘要】

本专利技术涉及用于形成发光二极管、HEMT、FET等的化合物半导体元件的板状基体及其制造方法。
技术介绍
用以形成氮化物系化合物半导体元件的板状基体即晶圆，由蓝宝石或SiC或Si等构成的衬底和其上外延生长的多个氮化物系化合物半导体层构成。由于蓝宝石衬底及SiC衬底昂贵，代之以使用Si衬底，这已在日本的特开2003-59948号公报等中开示。但是，在Si衬底和氮化物系化合物半导体区之间，存在较大的线膨胀系数之差。因此，氮化物系化合物半导体区被施加应力，从而容易发生裂纹或位错。为了解决该问题而上述特许公开公报的技术中，在Si衬底上设置多层结构的缓冲区，在该缓冲区上外延生长半导体元件形成用氮化物半导体区。由于上述多层结构的缓冲区根据在缓冲区内导入位错的结构，具有良好的应变应力缓和效果，因而减少在缓冲层上的半导体元件形成用氮化物系化合物半导体区的裂纹和位错。但是，为了降低半导体元件的成本等，而采用大面积的由Si衬底、缓冲区以及用以形成半导体元件的主要部分的主半导体区构成的板状基体(晶圆)时，不能忽略板状基体的弯曲。例如，使用直径5.08cm(2英寸)的Si衬底时的板状基体的弯曲量为50μm，但使用直径12.7cm(5英寸)的Si衬底时的板状基体的弯曲量为100μm。因而，板状基体的弯曲量随着板状基体直径的增大而变大。另外，板状基体的弯曲随着用以形成缓冲区上形成的半导体元件的主半导体区的厚度的增大而增大。为了提高半导体元件的耐压等的特性而要求增大主半导体区的厚度。当板状基体的弯曲量变大时，不能良好地进行光刻等的半导体元件制造工序。对于板状基体除要求改善弯曲外，还要求改善主半导体区的结晶性。主半导体区的结晶性依赖于缓冲区。根据传统的缓冲结构难以结晶性的良好的状态形成比较厚的主半导体区。于是，本专利技术人制作了这样的板状基体在多个多层结构缓冲区的相互之间形成单层结构的缓冲区，该单层结构缓冲区的晶格常数比构成多层结构缓冲区的第一层(含有Al的比例相对多的层)的晶格常数更靠近主半导体区的晶格常数。依据这样的板状基体，单层结构缓冲区赋予主半导体区与多层结构缓冲区给主半导体区的应变应力相反方向的应变应力，因此可良好地缓和板状基体的弯曲。但是，难以良好地保持主半导体区的结晶性而缓和应变应力。刚才，就使用Si衬底的场合进行了说明，但使用相对用以形成半导体元件的氮化物半导体具有与Si衬底一样较大的线膨胀系数之差的其它衬底的板状基体中，也存在使用Si衬底的板状基体同样的问题。
技术实现思路
本专利技术要解决的课题是要求改善用于形成半导体元件的板状基体的弯曲和主半导体区的结晶性。因而，本专利技术的目的在于提供改善了弯曲且改善了结晶性的半导体元件形成用的板状基体。为了解决上述课题而构思的本专利技术是具备衬底、在所述衬底上配置的缓冲区以及由在所述缓冲区上配置的化合物半导体构成的主半导体区的用于形成半导体元件的板状基体，所述缓冲区由多个多层结构缓冲区和在所述多个多层结构缓冲区的相互之间配置的单层结构缓冲区构成，所述多层结构缓冲区是第一层和第二层的交互层叠体，所述多层结构缓冲区的所述第一层由按预定比例包含铝的氮化物半导体构成， 所述多层结构缓冲区的所述第二层由不含铝或比所述第一层小的比例含有铝的氮化物半导体构成，所述单层结构缓冲区由不含铝或比所述第一层小的比例含有铝的氮化物半导体构成且形成得厚于所述第一和第二层且具有空隙。还有，所述缓冲区最好包括3个或多于3个的多层结构缓冲区和2个或多于2个的单层结构缓冲区。另外，最好所述多层结构缓冲区的所述第一层的数量为3～50，所述第二层的数量为2～49。另外，最好所述衬底为硅半导体衬底，所述多层结构缓冲区的所述第一层是由化学式AlxMyGa1-x-yN(这里，所述M是从In(铟)和B(硼)中选择的至少一种元素，所述x和y是满足0＜x≤1，0≤y＜1，x+y≤1，a＜x的数值)表示的氮化物半导体，所述多层结构缓冲区的所述第二层是由化学式AlaMbGa1-a-bN(这里，所述M是从In(铟)和B(硼)中选择的至少一种元素，所述a和b是满足0≤a＜1，0≤b＜1，a+b≤1，a＜x的数值)表示的氮化物半导体，所述单层结构缓冲区是由化学式AlaMbGa1-a-bN(这里，所述M是从In(铟)和B(硼)中选择的至少一种元素，所述a和b是满足0≤a＜1，0≤b＜1，a+b≤1，a＜x的数值)表示的氮化物半导体。另外，最好所述多层结构缓冲区具有20～400nm的厚度，所述单层结构缓冲区具有20～400nm的厚度。另外，最好所述多层结构缓冲区的所述第一层具有0.2～20nm的厚度，所述多层结构缓冲区的所述第二层具有0.2～30nm的厚度。另外，所述单层结构缓冲区的空隙最好在所述衬底的上面平行的平面上的X轴方向和与之正交的Y轴方向的两个方向上重复配置。另外，所述缓冲区和所述主半导体区最好由气相生长法形成的氮化物半导体构成。依据本专利技术的缓冲区，可得到减少板状基体的弯曲的效果和改善主半导体区的结晶性的效果。附图说明图1是表示本专利技术实施例1的HEMT结构的异质结场效应晶体管的板状半导体基体的剖视图。图2是放大表示图1的半导体衬底和缓冲区的剖视图。图3是放大表示图2的缓冲区的一部分的剖视图。图4是表示使用图1的板状半导体基体形成的HEMT结构的异质结场效应晶体管的剖视图。图5是表示实施例2的半导体发光元件的剖视图。(符号说明)1、1a板状半导体基体，2、2a硅衬底，3缓冲区，4、4a、4b 主半导体区，9第一缓冲区，10第二缓冲区，L1第一层，L2第二层。具体实施例方式以下，参照图1～图5，说明本专利技术的实施方式。实施例1图1中作为本专利技术实施例1的半导体元件概略示出用以形成HEMT(High Electron Mobility Transistor)结构的异质结场效应晶体管(以下简单称为晶体管)的半导体晶圆即板状基体1。该板状基体1包括硅半导体衬底2、由III-V族化合物半导体的一种即氮化物半导体构成的缓冲区3以及由III-V族化合物半导体的一种即氮化物半导体构成的主半导体区4。在硅衬底2和主半导体区4之间配置的缓冲区3包含许多层，但为了简化图示而图1中用一层表示。以下对硅半导体衬底2及缓冲区3进行详细说明。图1的主半导体区4包括由用以形成图4所示的晶体管40的主半导体区4a的III-V族化合物半导体构成的第一和第二半导体层5、6。在缓冲区3上配置的第一半导体层5，例如由能够用化学式AlaMbGa1-a-bN(这里，所述M是从In(铟)和B(硼)中选择的至少一种元素，所述a和b是满足0≤a≤1，0≤b＜1，a+b≤1的数值)表示的氮化物半导体构成，最好由不掺杂的AIGaN(氮化铝镓)构成。该第一半导体区5作为图4的晶体管40的电子移动层5a使用。在第一半导体区5上配置的第二半导体区6，例如由能够用掺杂n型杂质(例如Si)的AlxGa1-xN(这里，x是满足0＜x＜1的数值)表示的n型氮化物半导体构成，最好由Al0.2Ga0.8N构成。该第二半导体层6用于形成图4的晶体管40的电子供给层6a。图2中放大表示图1的硅半导体衬底2和缓冲区3。硅衬底2由作为导电型确定杂质包含B(硼)等的III族元素的p型单晶硅构成。该衬底2的配置了缓冲区本文档来自技高网...

【技术保护点】
一种用于形成半导体元件的板状基体，其中设有衬底、在所述衬底上配置的缓冲区以及由在所述缓冲区上配置的化合物半导体构成的主半导体区，所述缓冲区由多个多层结构缓冲区和在所述多个多层结构缓冲区的相互之间配置的单层结构缓冲区构成，所述 多层结构缓冲区是第一层和第二层的交互层叠体，所述多层结构缓冲区的所述第一层由按预定比例含有铝的氮化物半导体构成，所述多层结构缓冲区的所述第二层由不含铝或比所述第一层小的比例含有铝的氮化物半导体构成，所述单层结构缓冲区 由不含铝或比所述第一层小的比例含有铝的氮化物半导体构成且形成得厚于所述第一和第二层且具有空隙。

【技术特征摘要】
JP 2004-9-29 283567/041.一种用于形成半导体元件的板状基体，其中设有衬底、在所述衬底上配置的缓冲区以及由在所述缓冲区上配置的化合物半导体构成的主半导体区，所述缓冲区由多个多层结构缓冲区和在所述多个多层结构缓冲区的相互之间配置的单层结构缓冲区构成，所述多层结构缓冲区是第一层和第二层的交互层叠体，所述多层结构缓冲区的所述第一层由按预定比例含有铝的氮化物半导体构成，所述多层结构缓冲区的所述第二层由不含铝或比所述第一层小的比例含有铝的氮化物半导体构成，所述单层结构缓冲区由不含铝或比所述第一层小的比例含有铝的氮化物半导体构成且形成得厚于所述第一和第二层且具有空隙。2.如权利要求1所述的用于形成半导体元件的板状基体，其特征在于所述缓冲区包括3个或多于3个的多层结构缓冲区和2个或多于2个的单层结构缓冲区。3.如权利要求2所述的用于形成半导体元件的板状基体，其特征在于所述多层结构缓冲区的所述第一层的数量为3～50，所述第二层的数量为2～49。4.如权利要求1所述的用于形成半导体元件的板状基体，其特征在于所述衬底为硅半导体衬底；所述多层结构缓冲区的所述第一层是由化学式AlxMyGa1-x-yN表示的氮化物半导体，其中，所述M是从铟和硼中选择的至少一种元素，所述x和y是满足0＜x≤1，0≤y＜1，x+y≤1，a＜x的数值；所述多层结构缓冲区的所述第二层是由化学式AlaMbGa1-a-bN表示的氮化物半导体，其中，所述M是从铟和硼中选择的至少一种元素，所述a和b是满足0≤a＜1，0≤b＜1，a+b≤1，a＜x的数值；所述单层...

【专利技术属性】
技术研发人员：李定植，菅原智也，
申请(专利权)人：三垦电气株式会社，
类型：发明
国别省市：JP[日本]