半导体器件的制造方法技术

根据本发明专利技术的一个方面的半导体器件的制造方法包括：在其表面具有凹槽部分的衬底上形成镀膜，以通过镀敷方法填埋所述凹槽部分；在所述镀膜上形成压应力施加膜，所述压应力施加膜由具有与构成所述镀膜的金属的热膨胀系数相比６０％或更小的热膨胀系数的材料构成；热处理，通过所述压应力施加膜向所述镀膜施加压应力；以及去除所述压应力施加膜和没有填埋在所述凹槽部分中的所述镀膜。

【技术实现步骤摘要】

本专利技术涉及一种。
技术介绍
最近几年，为了降低布线电阻，并增加对如电迁移(EM)和应力迁移(SM)等引起布线缺陷的迁移的抵抗，在半导体器件的布线中，用铜替代铝。因为Cu与Al不同，它很难通过RIE(反应离子蚀刻)制作，用镶嵌法制造Cu布线，通过预先在绝缘膜的表面制造由沟槽和孔组成的凹槽部分，将Cu填埋在沟槽和孔中，并用CMP(化学机械抛光)去除多余的Cu来制造布线。在镶嵌法中，主要用镀敷法填埋Cu。目前，通过镀敷法来填埋Cu，已有多种成果来无空隙(未填充区域)地填埋微结构。例如，在镀液中包含优先在微细部分镀敷的添加剂，以从沟槽或孔的底部生长(所谓的从底部向上生长)。但是，当观察Cu的截面时，即使Cu被完全填埋，在Cu中可能存在微细空位，且在镀敷步骤后的热处理步骤中Cu颗粒会生长，而微细空位可能聚合形成空隙。可以通过降低热处理温度或缩减热处理时间防止此现象发生，但是因为颗粒没有充分生长，布线的可靠性降低。已公开的技术，在镀Cu膜上形成包含不同种类的元素，如Ti、Zr和W的偏置溅射的含铜金属膜(例如，日本专利申请公开号2004-40022)。这里，偏置溅射的含铜金属膜中，不同种类的元素含量非常小，且不同种类的元素通常会扩散到镀铜膜中。
技术实现思路
根据本专利技术的一个方面，提供了一种包括在其表面具有凹槽部分的衬底上形成镀膜，以通过镀敷方法填埋所述凹槽部分；在所述镀膜上形成压应力施加膜，所述压应力施加膜由具有与构成所述镀膜的金属的热膨胀系数相比60％或更小的热膨胀系数的材料构成；热处理，通过所述压应力施加膜向所述镀膜施加压应力；以及去除所述压应力施加膜和没有填埋在所述凹槽部分中的所述镀膜。附图说明图1是流程图，示出了根据本专利技术的实施例的的流程。图2A至图2H示出了根据本专利技术的实施例的的示意图。具体实施例方式参考附图描述本专利技术的实施例。在接下来的附图中，相同的部分分配相同的标号。图1是流程图，示出了根据此实施例的的流程。而图2A至图2H示出了根据此实施例的的示意图。如图1和图2A所示，在半导体晶片W(以下简称“晶片”)上形成层间绝缘膜1，在其上通过例如化学气相沉积(CVD)法或涂敷法形成半导体元件等(未示出)(步骤1)。层间绝缘膜1的材料组成的例子为低-K介质膜，例如有机Si氧化膜，有机树脂膜和多孔Si氧化膜，SiO2膜等。在形成层间绝缘膜1后，在层间绝缘膜1内通过光刻技术和反应离子蚀刻(RIE)形成包含过孔1A和布线沟槽1B的凹槽部分，如图2B所示(步骤2)。为形成过孔1A和布线沟槽1B，首先在层间绝缘膜1上形成抗蚀剂图形，并使用抗蚀剂图形作为掩模，通过RIE蚀刻层间绝缘膜1，以在层间绝缘膜1中形成过孔1A。在层间绝缘膜1中形成过孔1A后，通过灰化等去除抗蚀剂图形。接着，采用相同的工序形成布线沟槽1B。也可在形成布线沟槽1B后用相同的工序形成过孔1A。在层间绝缘膜1中形成过孔1A和布线沟槽1B后，通过例如溅射或CVD，在层间绝缘膜1上形成抑制金属向层间绝缘膜1扩散的阻挡金属膜2，如图2C所示(步骤3)。阻挡金属膜2的材料组成为例如Ta，Ti，TaN，TiN，NbN，WN或VN的导电材料。阻挡金属膜2也可以通过层压这些材料形成。在层间绝缘膜1上形成阻挡金属膜2后，通过例如溅射在阻挡金属膜2上形成在电镀时允许电流通过的籽晶膜3，如图2D所示(步骤4)。籽晶膜3的材料组成为金属如Cu。在阻挡金属膜2上形成籽晶膜3后，通过例如电镀法，在籽晶膜3上形成镀膜4，如图2E所示(步骤5)。镀膜4的材料组成为金属如Cu。形成镀膜4以完全填埋过孔1A和布线沟槽1B。在层间绝缘膜1上在由过孔1A和布线沟槽1B构成的凹槽部分的外面形成的镀膜4的部分4A(以下指“叠层部分”)，镀膜4的希望厚度为200nm或更厚。因为如果镀膜4的厚度小于200nm，镀膜4的在过孔1A和布线沟槽1B中的部分4B上的叠层部分4A(以下指“布线结构部分”)体积较小，以至尽管给镀膜4施加压应力，使原子从叠层部分4A到布线结构部分4B的迁移效应变小。在形成镀膜4后，在镀膜4上通过在接近室温的温度下或不进行加热进行的如溅射法、镀敷法或气相沉积法的薄膜形成方法，形成给镀膜4施加压应力的压应力施加膜5，如图2F所示(步骤6)。压应力施加膜5由总体上具有与构成镀膜4的金属的热膨胀系数相比60％或更小的热膨胀系数的材料构成。压应力施加膜5可以由具有上述热膨胀系数的Ti，Zr，Nb，Mo，Ta，W，其碳化物，其氮化物，碳化Si，氮化Si，和C(碳)构成。具体，例如，在镀膜4由铜构成的情况下，压应力施加膜5可以由例如Ti，Zr，Nb，Mo，Ta，W，SiC，SiN，和C中的至少任意一种构成，尽管根据构成镀膜4的金属可变。这里，如果压应力施加膜5由Ta构成，它具有很难向镀膜4中扩散的优点。在压应力施加膜5由SiC或SiN构成的情况下，具有与镀膜4粘附性强而不容易剥落的优点。此实施例中的“热膨胀系数”指从室温到400℃的热膨胀系数。压应力施加膜5的厚度要足够，如果它不妨碍向镀膜4施加压应力，优选约20nm或更大并约100nm或更小，因为如果厚度过大，在将要描述的热处理期间薄膜会剥落。在形成压应力施加膜5后，对镀膜4和压应力施加膜5进行热处理(退火)以生长籽晶膜3和镀膜4的晶体，由此生成布线膜6，如图2G所示(步骤7)。在晶片W经过热处理后，通过抛光，例如，化学机械抛光(NMP)，去除层间绝缘膜1上不必要的压应力施加膜5、布线膜6和阻挡金属膜2，从而保留存在于过孔1A和布线沟槽1B中的阻挡金属膜2和布线膜6(步骤8)。具体，在保持晶片W与抛光板(未示出)接触的同时旋转晶片W与抛光板，并在晶片W上施加浆料(未示出)以抛光布线膜6等。抛光并不只限于CMP，可以通过不同方法实施。例如另一方法为电抛光。从而，在过孔1A和布线沟槽1B中形成布线6A，如图2H所示。在此实施例中，利用在镀膜4上形成的压应力施加膜5对镀膜4和压应力施加膜5进行热处理，压应力施加膜5由具有与构成镀膜4的金属的热膨胀系数相比60％或更小热膨胀系数的材料构成。从而，降低布线6A中的空隙，进而提高布线6A的可靠性。具体，当利用在镀膜4上形成的压应力施加膜5对镀膜4和压应力施加膜5进行热处理时，因为构成镀膜4的金属和构成压应力施加膜5的材料之间的热膨胀系数不同，给叠层部分4A施加了压应力，从而构成叠层部分4A的原子倾向于向布线结构部分4B扩散。从而，存在于布线结构部分4B中存在的空位被排出并释放到叠层部分4A。因此，减少了布线6A中的空位，导致布线6A的可靠性提高。这里，当压应力施加膜5由具有与构成镀膜4的金属的热膨胀系数相比60％或更小的热膨胀系数的材料构成时，可以明显地获得此效应。此外，在高温下进行热处理的情况下，可更加明显地得获得此效应。因此，此实施例中的热处理应在150℃或更高温度下进行，以生长构成镀膜4的金属的晶体，特别地，在200℃或更高温度，优选400℃或更低温度。这时，需要的热处理时间仅为，例如，约30秒或更多并约60分钟或更少。从而，确保布线6A的可靠性。如日本专利申请公开号2004-40022中描述，在镀膜4上形成包含不同种类的元素的偏置溅射的含铜金属膜的情况下，认为不能在镀膜4上施加有效本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，包括：在其表面具有凹槽部分的衬底上形成镀膜，以通过镀敷方法填埋所述凹槽部分；在所述镀膜上形成压应力施加膜，所述压应力施加膜由具有与构成所述镀膜的金属的热膨胀系数相比６０％或更小的热膨胀系数的材料构成 ；热处理，通过所述压应力施加膜向所述镀膜施加压应力；以及去除所述压应力施加膜和没有填埋在所述凹槽部分中的所述镀膜。

【技术特征摘要】
JP 2004-9-30 287089/20041.一种半导体器件的制造方法，包括在其表面具有凹槽部分的衬底上形成镀膜，以通过镀敷方法填埋所述凹槽部分；在所述镀膜上形成压应力施加膜，所述压应力施加膜由具有与构成所述镀膜的金属的热膨胀系数相比60％或更小的热膨胀系数的材料构成；热处理，通过所述压应力施加膜向所述镀膜施加压应力；以及去除所述压应力施加膜和没有填埋在所述凹槽部分中的所述镀膜。2.根据权利要求1的半导体器件的制造方法，其中形成所述镀膜以填埋整个所述凹槽部分。3.根据权利要求1的半导体器件的制造方法，其中形成所述镀膜以在所述衬底和所述凹槽部分的外面具有200nm或更大的厚度。4.根据权利要求1的半导体器件的制造方法，其中所述压应力施加膜的厚度为20nm或更大并100nm或更小。5.根据权利要求1的半导体器件的制造方法，其中所述压应力施加膜由Ti，Zr，Nb，Mo，Ta，W，它们的碳化物，它们的氮化物，碳化Si，氮化Si和C中的至少任意一种构成。6.根据权利要求1的半导体器件的制造方法，其中所述凹槽部分由至少一个过孔或一个布线沟槽组成。7.根据权利要求1的半导体器件的制造方法，其中构成所述镀膜的金属是Cu。8.根据权利要求7的半导体器件的制造方法，其中所述压应力施加膜由Ti，Zr，Nb，Mo，Ta，W，SiC，SiN和C中的至少任意一种构成...

【专利技术属性】
技术研发人员：丰田启，伊藤祥代，莲沼正彦，金子尚史，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：JP[日本]