插栓的形成方法与双镶嵌结构的制造方法技术

本发明专利技术是关于一种插栓的形成方法与双镶嵌结构的制造方法，所述插栓的形成方法包括：提供一半导体基底，其上形成有一低介电常数材料层，该低介电常数材料层具有一上表面以及形成穿过该低介电常数材料层的至少一介层开口；形成一第一插栓材料层于该低介电常数材料层上并填入于该至少一介层开口内，该第一插栓材料层具有一第一蚀刻率；回蚀刻该第一插栓材料层以形成部分填入于该至少一介层开口内的一第一插栓；形成一第二插栓材料层于该低介电常数材料层以及该第一插栓上；以及回蚀刻该第二插栓材料层以形成部分低于该低介电常数材料层的该上表面，该第二插栓材料层具有一第二蚀刻率。本发明专利技术可避免蚀刻停止层的蚀穿、篱笆及琢面轮廓等问题。

【技术实现步骤摘要】

本专利技术是有关于集成电路结构的制作，且特别是有关于镶嵌结构内开口的形成方法。更特别地，本专利技术有关于采用于双镶嵌结构内采用不同蚀刻率的插栓材料以形成开口的方法。
技术介绍
由于半导体晶圆继续朝向具有0.13微米以下的缩减尺寸的高密度晶片，于晶圆制作中所采用的制程与材料便遭受极大的改变。为了维持电性表现，所有装置的尺寸需全部缩减。如此，使得必须发展新的制造技术以及对于当今制程进行改良以展延其使用性，以因应微小化与高密度的趋势。当今技术所遭遇的限制之一在于，于形成于半导体基底上的低介电常数材料或介电层内的介层洞(via)、沟槽(trench)、接触开口(contact opening)的制作，而此些开口具有于集成电路上微影定义而成的最小构件之一的次微米尺寸。此些开口穿过不同的介电层并填入有导电材料以形成内部连结。形成内连线的制程之一即为双镶嵌制程。然而双镶嵌制程于半导体装置制作中广受欢迎时，其并非完全没有问题。于双镶嵌制程中所采用的插栓材料种类通常决定了最终沟槽以及介层洞的轮廓。图1a显示了现有技术方法所形成的一双镶嵌结构的剖面图，其采用了通常导致产生不期望的沟槽与介层洞轮廓的低本文档来自技高网...

【技术保护点】
一种插栓的形成方法，其特征在于，所述插栓的形成方法包括下列步骤：提供一半导体基底，其上形成有一低介电常数材料层，该低介电常数材料层具有一上表面以及形成穿过该低介电常数材料层的至少一介层开口；形成一第一插栓材料层于该低介电常数 材料层上并填入于该至少一介层开口内，该第一插栓材料层具有一第一蚀刻率；回蚀刻该第一插栓材料层以形成部分填入于该至少一介层开口内的一第一插栓；形成一第二插栓材料层于该低介电常数材料层以及该第一插栓上；以及回蚀刻该第二插 栓材料层以形成部分低于该低介电常数材料层的该上表面，该第二插栓材料层具有一第二蚀...

【技术特征摘要】
US 2004-11-9 10/983,6811.一种插栓的形成方法，其特征在于，所述插栓的形成方法包括下列步骤提供一半导体基底，其上形成有一低介电常数材料层，该低介电常数材料层具有一上表面以及形成穿过该低介电常数材料层的至少一介层开口；形成一第一插栓材料层于该低介电常数材料层上并填入于该至少一介层开口内，该第一插栓材料层具有一第一蚀刻率；回蚀刻该第一插栓材料层以形成部分填入于该至少一介层开口内的一第一插栓；形成一第二插栓材料层于该低介电常数材料层以及该第一插栓上；以及回蚀刻该第二插栓材料层以形成部分低于该低介电常数材料层的该上表面，该第二插栓材料层具有一第二蚀刻率。2.根据权利要求1所述的插栓的形成方法，其特征在于，该第二蚀刻率高于该第一蚀刻率。3.根据权利要求1所述的插栓的形成方法，其特征在于，该第一插栓材料层与该第二插栓材料层的蚀刻率比至少为1∶1.1。4.根据权利要求1所述的插栓的形成方法，其特征在于，该第一插栓材料层与该第二插栓材料层的蚀刻率比介于1∶1.1至1∶10。5.根据权利要求1所述的插栓的形成方法，其特征在于，更包括形成一第三插栓材料层于该低介电常数材料层与该第二插栓上。6.根据权利要求5所述的插栓的形成方法，其特征在于，更包括回蚀刻该第三插栓材料层至低于该低介电常数材料层的上表面的步骤，该第三插栓材料层具有一第三蚀刻率。7.根据权利要求6所述的插栓的形成方法，其特征在于，该第三蚀刻率高于该第二蚀刻率。8.根据权利要求1所述的插栓的形成方法，其特征在于，更包括形成一抗反射涂层于该低介电常数材料层与该第二插栓上的步骤。9.根据权利要求8所述的插栓的形成方法，其特征在于，更包括形成一图案化的光致抗...

【专利技术属性】
技术研发人员：林建宏，高颍真，郑价言，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]