半导体器件及半导体器件的制造方法技术

提供一种具有在半导体衬底上形成的铜布线层，与上述铜布线层导通并包含铜和比铜更易氧化的金属的合金层形成至底面的焊盘电极层和备有到达上述焊盘电极层的开口部的绝缘性保护膜的半导体器件。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体器件及其制造方法，特别是涉及提高键合等可靠性的半导体器件及其制造方法。
技术介绍
当前，随着半导体器件的高集成化、高速化，从各布线层的低电阻化和高可靠性的观点来看，布线材料代替铝(Al)等而使用铜(以下称为Cu)。将Cu作为布线材料的技术在半导体器件的高速化、布线结构的多层化中，随着精细加工技术的进展，越来越重要。在安装半导体器件的工艺中，进行键合工艺，经金属丝或导电性凸点等导电性构件，电连接半导体器件的各布线层和导电性外部构件(例封装的键合焊盘)并导通。在进行键合工艺时，直接接合半导体器件的焊盘电极层和金属丝、或导电性凸点，电导通半导体器件的各布线层和导电性外部构件。具体说来，在焊盘电极层直接键合金属丝(例金(Au))，或在焊盘电极层上形成导电性凸点并进行倒装芯片连接等。由于焊盘电极层作为最顶层布线的一部分形成，所以使用与半导体器件的布线层相同的材料。从而，与其它布线层同样，焊盘电极层材料代替Al等而使用Cu有利于减少工艺数。形成焊盘电极层，在大气中曝晒Cu布线层的最顶层并进行加热处理时，Cu布线层的表面至内部容易进行氧化。从而，在使用Cu材料时，不能使用现有装置在大气中进行加热处理而进行键合工艺。此时，也可以在氮气流中或氢气流中等非氧化性气氛中或还原性气氛中一边抑制焊盘电极层的表面氧化，一边进行键合工艺，但需要对装置进行很大改造。另外，还有在键合后的工艺中在加热处理等过程中进行氧化会使暂时键合的部分接合不良的问题。对于这些问题，在特开平9-92649号公报公开了在铜布线结构上、或在开口部内的铜电极焊盘结构(＝铜焊盘电极层)上形成抗氧化性、抗腐蚀性的保护层的方法。在此公开了在构成布线和焊盘电极的铜膜(以下，称为Cu膜)、以及其周围的绝缘膜上形成其膜厚相对于Cu膜约为2％以下的薄的铝膜(以下，称为Al膜)，接着进行热处理，在Cu布线层的表面形成铜-铝合金层(以下，Cu-Al合金层)的方法。像这样，公开了在Cu布线层上形成以Al为成分的金属的合金膜，抑制Cu布线层氧化和腐蚀，提高布线结构或焊盘电极结构的可靠性的方法。另外，在特开平9-92649号公报中公开了利用稀氢氟酸或磷酸用湿蚀刻处理去除绝缘膜上剩余的(未反应的)Al膜，之后在氢和氧、或氢和水蒸气的混合气体中热处理Cu布线层的方法。在此，再次热处理Cu布线层，在Cu-Al的合金层表面再形成含有Al和氧的薄膜、或含有Al、Cu和氧的薄氧化膜，可以进一步提高Cu布线或Cu电极焊盘结构的可靠性。但是，为了抑制焊盘电极层(例Cu)的电阻值的上升，需要使Cu合金膜的厚度尽量薄。对此，考虑使在焊盘电极层上形成的金属膜(例Al)的膜厚尽可能薄。从而，在特开平9-92649号公报中公开了为了抑制焊盘电极层(例Cu)的电阻值的上升，需要使Cu-Al合金层尽量薄，对此，考虑了在构成电极焊盘结构的Cu膜上形成尽量薄的Al膜。但是，若在焊盘电极层上形成的金属膜(例Al)太薄，则产生以下问题。例如，在焊盘电极层上形成合金膜的过程中，通过热处理在焊盘电极层(＝最顶层的布线层)的周围部分，即钝化膜等绝缘膜上，金属膜凝集成球状，增大了金属膜的膜厚(相当于球的直径)。此时，可以利用湿蚀刻处理或CMP法(＝化学机械研磨法)等去除焊盘电极层周围的绝缘膜上剩余的无用的金属膜，但存在处理时间过长等问题，得不到实用的工艺裕值。另外，在形成了Cu布线结构的电极焊盘之后，进行经金属丝(例金(Au))或导电性凸点等导电性构件与导电性外部构件(例封装的键合焊盘)连接的安装工艺等之前，通常检查硅片。在此，在大气中将探针接触到各半导体芯片的焊盘电极层进行检查，只选择良好的芯片，在检查结束后，只对良好的芯片进行安装工艺。此时，由于探针的尖端锋利，所以在接触时在焊盘电极层上产生一定深度的划痕。从而，在焊盘电极层的结构为在Cu布线层上形成了保护层时，探针划破该保护层，露出位于底层的Cu布线层，所以在之后的安装工艺中被氧化。从而，焊盘电极层上的金属氧化层容易被探针划掉，使焊盘电极层的抗氧化性恶化。另外，有时在进行安装工艺之前，为了保护焊盘电极层而进行热处理，在探针的划痕上再次形成氧化性保护层。但是，由于在位于底层的Cu布线层除了形成作为保护层的金属氧化层之外不含有金属，所以不能再次形成金属氧化层。在安装工艺，特别是键合工艺等中，若在这样的焊盘电极接合金属丝或导电性凸点，则接合强度和导电性都较差。像这样，在形成焊盘电极层时，不仅考虑抑制布线电阻值、抗氧化性、抗腐蚀性，还需要考虑对之后的工艺，即对无用的金属膜的处理工艺、晶片检查工艺、以及键合工艺等的影响。从而，在特开平9-92649号公报公开的方法中，在形成Cu电极焊盘结构(＝Cu焊盘电极层)时也需要考虑对布线电阻值的抑制、晶片检查工艺、以及键合工艺等的影响。例如，不是在Cu布线层上形成材料(＝Al)，只在表层部形成保护层，而是虽然焊盘电极层的电阻值上升，但需要将Cu-Al合金层形成至焊盘电极层的内部，保护焊盘电极层整体的抗氧化性、抗腐蚀性。但是，在特开平9-92649号公报中公开的方法仅着眼于在形成Cu电极焊盘结构时抑制电阻值的上升，尽量形成薄的Al膜，并没有考虑上述问题。下面，说明利用探针检查硅片的问题点。图23是表示使用了Cu多层布线的现有一例的布线焊盘结构的截面图。该现有的布线焊盘结构在绝缘膜70的表面埋入形成的Cu焊盘71上经势垒(barrier)金属膜72设有Al罩膜73。Al罩膜73用于防止Cu焊盘71的氧化。图中，74、75表示绝缘膜。Al罩膜73是例如以Al为主成分，包含少量Cu(例如，0.5wt％)的膜。但是，现有的布线焊盘结构存在下述问题。即，如图24所示，在测试时探针77最多时接触Al罩膜73近10次，Al罩膜73因脱层被破坏而在大气中露出Cu焊盘71，过度时破坏Cu焊盘71。若产生这样的大气露出、破坏，则露出的Cu焊盘71被氧化，通过露出的Cu焊盘71中的Cu和Al罩膜73中的Al的反应生成化合物。其结果，丝焊耐性恶化，引起焊盘部的电阻大幅度上升等问题。并且，在对布线层深部进行氧化时，不仅存在上述问题，还引起电徒动(EM)耐性和应力迁移(SM)耐性等布线特性严重恶化。如上所述，现有的布线焊盘结构有在测试时因探针接触而破坏Al罩膜，使Cu焊盘露出或破坏的问题。这样，引起丝焊耐性恶化、焊盘部的电阻上升，进而引起EM耐性和SM耐性等布线特性严重恶化。下面，说明使用Cu布线的半导体器件，作为焊盘结构具有Cu层和其顶层的Al层，在Cu层和Al层之间设置势垒金属层的问题。作为半导体器件具有例如设置多层布线的多层布线结构的半导体器件中，设置在其最顶层的布线表面(露出面)用于外部连接用的布线焊盘。利用Cu形成了布线时，由于Cu没有抗氧化性，所以为了保护Cu层(Cu布线)，作为罩膜一般采用抗氧化性好的保护导电层，特别是作为罩膜采用Al膜。但是，由于Al和Cu易产生反应，所以若将Al罩膜直接层积在Cu表面上，则因之后的主要工艺如钝化成膜工艺、或凸点或丝焊等连接工艺等热处理，形成金属间化合物而使电阻上升。为了避免这个问题，一般在Cu布线和Al罩膜之间设置Ta类或Ti类的势垒金属膜。对势垒金属膜不仅要求具有上述的Cu、Al扩散本文档来自技高网...

【技术保护点】
一种半导体器件，其特征在于具有：布线焊盘；设置在上述布线焊盘上，在上述布线焊盘的边缘部具有到达上述布线焊盘的多个接触孔的绝缘膜；隔着上述绝缘膜设置在上述布线焊盘上，经上述多个接触孔与上述布线焊盘电连接的、对于上述布线 焊盘的导电性保护层；以及被键合在上述布线焊盘的正上方，并在下方不存在上述导电性保护层的上述接触孔的中央部分的键合部件。

【技术特征摘要】
JP 2001-3-1 57367/2001;JP 2001-8-30 260644/2001;JP1.一种半导体器件，其特征在于具有布线焊盘；设置在上述布线焊盘上，在上述布线焊盘的边缘部具有到达上述布线焊盘的多个接触孔的绝缘膜；隔着上述绝缘膜设置在上述布线焊盘上，经上述多个接触孔与上述布线焊盘电连接的、对于上述布线焊盘的导电性保护层；以及被键合在上述布线焊盘的正上方，并在下方不存在上述导电性保护层的上述接触孔的中央部分的键合部件。2.如权利要求1所述的半导体器件，其特征在于上述接触孔的直径为0.5μm以上、10μm以下。3.一种半导体器件，其特征在于具有备有开口部的绝缘膜；设置在上述开口部内的多个绝缘柱；在上述开口部内埋入到该开口部中途深度的布线焊盘；以及以埋入上述开口部内的方式、设置在上述布线焊盘上的对于上述布线焊盘的导电性保护层。4.如权利要求3所述的半导体器件，其特征在于邻接的上述多个绝缘柱的间距为0.5μm以上、10μm以下。5.如权利要求1所述的半导体器...

【专利技术属性】
技术研发人员：丰田启，中尾光博，莲沼正彦，金子尚史，坂田敦子，小向敏章，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：JP[日本]