凹陷栅以及用于制造具有凹陷栅的半导体器件的方法技术

提供了一种凹陷栅以及一种用于制造具有凹陷栅的半导体器件的方法。所述凹陷栅包括：基板；凹陷，其以预定深度被形成在基板的预定部分；栅绝缘层，其被形成在具有凹陷的基板上；栅多晶硅层，其被形成在栅绝缘层上；栅金属层，其被形成在栅多晶硅层上，且填充所述凹陷；以及栅硬掩模，其被形成在栅金属层上。

【技术实现步骤摘要】

本专利技术涉及一种半导体技术；并且，更具体地，涉及一种凹陷栅(recessgate)以及用于制造具有凹陷栅的半导体器件的方法。
技术介绍
栅线通常被形成于平面化(planarized)的活性区域上。然而，随着图案的尺寸已被减少，栅的沟道长度已被减小，以及离子注入的掺杂浓度已被增加，从而导致了电场中的增加，这导致结泄漏。因此，上述栅线形成在确保刷新特性上具有困难。就改善的栅线形成方法来说，一种在对活性区域的部分进行凹陷之后形成栅的凹陷栅形成制程已被提出。该凹陷栅形成制程使得增加沟道长度并降低离子注入的掺杂浓度成为可能。因此，通过这种凹陷栅形成制程，刷新特性已被改善。图1A到1C是凹陷栅的剖面图，用以说明用于形成凹陷栅的传统方法。参考图1A，硅基板11的部分被凹陷，直至达到预定深度，从而获得多个凹陷12。然后，如图1B所示，栅绝缘层13被形成在硅基板11的表面上。栅多晶硅层14被形成在栅绝缘层13上，直到栅多晶硅层14填充凹陷12。栅金属层15与栅硬掩模层16依次被形成在栅多晶硅层14上。栅金属层15基于如硅化钨(tungsten silicide)或钨的材料以减小凹陷栅的片电阻(s本文档来自技高网...

【技术保护点】
一种半导体器件的凹陷栅，包括：基板；凹陷，其以预定深度被形成在基板的预定部分；栅绝缘层，其被形成在具有凹陷的基板上；栅多晶硅层，其被形成在栅绝缘层上；栅金属层，其被形成在栅多晶硅层上，且填充所述凹陷； 以及栅硬掩模，其被形成在栅金属层上。

【技术特征摘要】
KR 2004-12-29 10-2004-01150611.一种半导体器件的凹陷栅，包括基板；凹陷，其以预定深度被形成在基板的预定部分；栅绝缘层，其被形成在具有凹陷的基板上；栅多晶硅层，其被形成在栅绝缘层上；栅金属层，其被形成在栅多晶硅层上，且填充所述凹陷；以及栅硬掩模，其被形成在栅金属层上。2.如权利要求第1项的凹陷栅，其中栅多晶硅层具有范围从约100到约1000的厚度。3.如权利要求第1项的凹陷栅，其中栅金属层是从由钨、硅化钨、硅化钴以及硅化钛组成的组中选择的。4.如权利要求第3项的凹陷栅，其中栅金属层具有范围从约500到约1500的厚度。5.如权利要求第1项的凹陷栅，其中凹陷具有圆化的边缘形状。6.如权利要求第1项的凹陷栅，其中基板是基于硅的。7.一种用于制造半导体器件的方法，包括以下步骤通过以预定的深度来蚀刻基板，形成凹陷；形成栅绝缘层于包括凹陷的基板上；形成栅多晶硅层于栅绝缘层上；形成栅金属层于栅多晶硅层上，使得栅金属层填充所述凹陷；形成栅硬掩模层于栅金属层上；以及依次蚀刻栅硬掩模层、栅金属层和栅多晶硅层，以形成底部被填充到所述凹陷的凹陷栅。8.如权利要求第7项的方法，其中形成凹陷的步骤包括步骤形成硬掩模多晶硅层于基板上；形成掩模图案于硬掩模多晶硅层上；通过使用掩模图案作为蚀刻阻挡来蚀刻硬掩模多晶硅层；通过使用硬掩模多晶硅层作为蚀刻阻挡，以预定深度来蚀刻基板的预定部分，从而形成凹陷；以及在凹陷上进行附加的蚀刻制程，以获...

【专利技术属性】
技术研发人员：刘载善，孔弼九，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]