用于应变硅ＭＯＳ晶体管的金属硬掩模方法和结构技术

本发明专利技术公开了一种半导体集成电路器件。该器件具有半导体衬底和上覆于半导体衬底的电介质层。该器件还具有包括若干边缘的栅极结构。金属硬掩模层上覆于栅极结构。电介质层形成了在栅极结构边缘上的若干侧壁隔片，以保护包括边缘的栅极结构。金属硬掩模层的暴露部分上覆于栅极结构。锗化硅填充材料被提供在被刻蚀源极区域和被刻蚀漏极区域中。被刻蚀源极区域和被刻蚀漏极区域分别被耦合到栅极结构。该器件具有应变沟道区域，所述应变沟道区域处在至少由形成在被刻蚀源极区域和被刻蚀漏极区域中的锗化硅所形成的被填充源极区域和被填充漏极区域之间。一电连接被耦合到上覆于栅极结构的金属硬掩模。可选地，该器件具有上覆于金属硬掩模的第二金属层。

【技术实现步骤摘要】

本专利技术涉及集成电路及其用于半导体器件制造的处理。更具体地，本专利技术提供了一种利用应变硅结构制造MOS器件的方法和结构，用于先进CMOS集成电路器件。但是，应该认识到本专利技术具有更加广泛的可应用性。
技术介绍
集成电路已经从制造在单个硅芯片上的少数的互连器件发展到数百万个器件。当前的IC所提供的性能和复杂度已远远超过了当初的想象。为了实现复杂度和电路密度(即，能够被制造到给定芯片面积上的器件的数量)的提高，对于每一代集成电路，最小器件线宽的尺寸(也被称为器件“几何”)变得越来越小。不断增大的电路密度已不仅提高了电路的复杂度和性能，而且也为客户提供了更低成本的部件。集成电路或者芯片的制造设备常常可能花费成百上千万，甚至十几亿美元。每一套制造设备具有一定的晶片生产量，每片晶片上将会有一定数量的集成电路。因此，通过制造越来越小的个体IC器件，在每一个晶片上可以制造更多的器件，这样就可以增加制造设备的产量。要使器件更小是很有挑战性的，因为每一种用于IC制造的工艺都存在限制。那也就是说，一种给定的工艺通常只能加工到某一特定的线宽尺寸，于是不是工艺就是器件布局需要被改变。此外，随着器件要求越来越设计，工艺限制也出现在某些传统的工艺和材料中。这样的工艺的示例是MOS器件自身的制造。这样的器件按惯例已经变得越来越小，并且产生更加快速的切换速度。虽然已经有了显著的改进，但是这样的器件设计虽然具有许多的限制。仅仅作为一个示例来说，这些设计必须变得越来越小，但仍然要提供用于切换的清晰信号，这随着器件变得越来越小而变得更加困难。此外，这些设计常常难以制造并且通常需要复杂的制造工艺和结构。在本说明书中，更具体地将在下文中将更加详细地描述这些和其他的限制。从上面可以看出，用于处理半导体器件的改进技术是人们所需要的。
技术实现思路
根据本专利技术，提供了用于制造半导体器件的处理集成电路的技术。更具体地，本专利技术提供了一种利用应变硅结构制造MOS器件的方法和结构，用于CMOS先进集成电路器件。但是，应该认识到本专利技术具有更加广泛的可应用性。在具体的实施例中，本专利技术提供一种用于形成例如CMOS、NMOS之类的半导体集成电路器件的方法。该方法包括提供例如硅晶片、绝缘体上硅的半导体衬底。该方法包括形成上覆于所述半导体衬底的电介质层(例如氧化物、氮化物、氧氮化物)。该方法包括形成上覆于所述电介质层的栅极层(例如，多晶硅)。优选地，所述栅极层上覆于所述半导体衬底中的沟道区域。该方法包括形成上覆于所述栅极层的金属硬掩模，并且图案化包括所述金属硬掩模层的所述栅极层，以形成包括若干边缘的一个栅极结构。在具体的实施例中，金属硬掩模由选自钛(Ti)、钴(Co)、镍(Ni)、钨(W)、硅化钨(WSi)和铂(Pt)，及它们的任何组合等的材料制成。该方法还包括形成上覆于所述栅极结构和硬掩模层的电介质层，以保护包括所述若干边缘的所述栅极结构。该方法图案化所述电介质层，以在包括所述若干边缘的所述栅极结构上形成若干侧壁隔片结构，并且暴露所述金属硬掩模层的一部分。该方法包括利用所述电介质层和所述金属硬掩模层的一部分作为保护层，刻蚀紧邻所述栅极结构的源极区域和漏极区域，并且将锗化硅材料沉积到所述源极区域和所述漏极区域之中，以填充所述被刻蚀的源极区域和所述被刻蚀的漏极区域。优选地，根据具体的实施例，该方法利用所述侧壁隔片和硬掩模结构，使得所述栅极结构不保留任何的锗化硅残余。该方法包括使得处在至少由形成在所述源极区域和所述漏极区域中的所述锗化硅材料所形成的所述源极区域和所述漏极区域之间的沟道区域，以压缩模式发生应变。在另一个可选的实施例中，本专利技术提供一种用于形成例如CMOS、NMOS之类的半导体集成电路器件的方法。该方法包括提供例如硅晶片、绝缘体上硅的半导体衬底。该方法包括形成上覆于所述半导体衬底的电介质层(例如氧化物、氮化物、氧氮化物)。该方法包括形成上覆于所述电介质层的栅极层(例如，多晶硅)。优选地，所述栅极层上覆于所述半导体衬底中的沟道区域。该方法包括形成上覆于所述栅极层的金属硬掩模，并且图案化包括所述金属硬掩模层的所述栅极层，以形成包括若干边缘的一个栅极结构。该方法还包括形成上覆于所述栅极结构和硬掩模层的电介质层，以保护包括所述若干边缘的所述栅极结构。该方法图案化所述电介质层，以在包括所述若干边缘的所述栅极结构上形成若干侧壁隔片结构，并且暴露所述金属硬掩模层的一部分。该方法包括利用所述电介质层和所述金属硬掩模层的一部分作为保护层，刻蚀紧邻所述栅极结构的源极区域和漏极区域，并且将锗化硅材料沉积到所述源极区域和所述漏极区域之中，以填充所述被刻蚀的源极区域和所述被刻蚀的漏极区域。优选地，根据具体的实施例，该方法利用所述侧壁隔片和硬掩模结构，使得所述栅极结构不保留任何的锗化硅残余。该方法包括使得位于所述源极区域和所述漏极区域之间的一个沟道区域以压缩模式发生应变，这种应变至少是由形成在所述源极区域和所述漏极区域中的所述锗化硅材料所造成的。根据优选实施例，该方法还包括将所述金属硬掩模层耦合到一电连接上，以将所述栅极结构连接到所述电连接上。在另一个可选的具体实施例中，本专利技术提供一种半导体集成电路器件。该器件具有半导体衬底和上覆于所述半导体衬底的电介质层。该器件还具有栅极结构，所述栅极结构包括若干边缘。金属硬掩模层上覆于所述栅极结构。电介质层形成在所述栅极结构的所述边缘上的若干侧壁隔片，以保护包括所述边缘的所述栅极结构。所述金属硬掩模层的暴露部分上覆于所述栅极结构。锗化硅填充材料被提供在被刻蚀源极区域和被刻蚀漏极区域中。所述被刻蚀源极区域和所述被刻蚀漏极区域被耦合到所述栅极结构。该器件具有一个应变沟道区域位于所述被填充源极区域和所述被填充漏极区域之间，这种应变至少是由形成在所述被刻蚀的源极区域和所述被刻蚀的漏极区域中的所述锗化硅材料所造成的。一电连接被耦合到上覆于所述栅极结构的所述金属硬掩模。可选地，该器件具有上覆于所述金属硬掩模的第二金属层。较传统技术，通过本专利技术获得了的很多优点。例如，本技术提供一种使用依赖于传统技术的工艺的简单方法。在一些实施例中，本方法提供了每个晶片的按管芯计的更高的器件产率。此外，本方法提供了与传统工艺技术兼容而不用对传统设备和工艺进行实质修改的工艺。优选地，本专利技术提供用于90纳米或者更小设计规范的改进的工艺集成。此外，本专利技术利用用于CMOS器件的应变硅结构提供增大了的空穴迁移率。依据实施例，可以获得这些优点中的一个或多个。这些优点或其他优点将在本说明书全文中并且更具体地在下文中，进行更多的描述。参考随后的详细描述和附图，本专利技术的各种另外的目的、特征和优点可以被更加充分地理解。附图说明图1到图3是用于制造应变硅MOS器件的传统方法的简化横截面视图。图4是示出了根据本专利技术的一个实施例利用金属硬掩模形成应变硅的方法的简化流程图。图5是根据本专利技术的一个实施例利用金属硬掩模的应变硅器件的简化横截面视图。具体实施例方式根据本专利技术，提供了用于半导体器件的制造的处理集成电路的技术。更具体的，本专利技术提供利用应变硅结构制造MOS器件的方法和结构，用于COMS先进集成电路器件。但是，应该认识到本专利技术具有更加广泛的可应用性。图1到图3是用于制造应变硅MOS器件的传统方法的简化本文档来自技高网...

【技术保护点】
一种用于形成半导体集成电路器件的方法，包括：提供半导体衬底；形成上覆于所述半导体衬底的电介质层；形成上覆于所述电介质层的栅极层，所述栅极层上覆于所述半导体衬底中的一个沟道区域；形成上覆于所述栅极层的金属硬掩模；图案化包括所述金属硬掩模层的所述栅极层，以形成包括若干边缘的一个栅极结构；形成上覆于所述栅极结构和硬掩模层的电介质层，以保护包括所述若干边缘的所述栅极结构；图案化所述电介质层，以在包括所述若干边缘的所述栅极结构上形成若干侧壁隔片结构，并且暴露所述金属硬掩模层的一部分；利用所述电介质层和所述金属硬掩模层的一部分作为保护层，刻蚀紧邻所述栅极结构的源极区域和漏极区域；将锗化硅材料沉积到所述源极区域和所述漏极区域之中，以填充所述被刻蚀的源极区域和所述被刻蚀的漏极区域；使得所述栅极结构不保留任何的锗化硅残余；以及使得位于所述源极区域和所述漏极区域之间的一个沟道区域以压缩模式发生应变，这种应变至少是由形成在所述源极区域和所述漏极区域中的所述锗化硅材料所造成的。

【技术特征摘要】
1.一种用于形成半导体集成电路器件的方法，包括提供半导体衬底；形成上覆于所述半导体衬底的电介质层；形成上覆于所述电介质层的栅极层，所述栅极层上覆于所述半导体衬底中的一个沟道区域；形成上覆于所述栅极层的金属硬掩模；图案化包括所述金属硬掩模层的所述栅极层，以形成包括若干边缘的一个栅极结构；形成上覆于所述栅极结构和硬掩模层的电介质层，以保护包括所述若干边缘的所述栅极结构；图案化所述电介质层，以在包括所述若干边缘的所述栅极结构上形成若干侧壁隔片结构，并且暴露所述金属硬掩模层的一部分；利用所述电介质层和所述金属硬掩模层的一部分作为保护层，刻蚀紧邻所述栅极结构的源极区域和漏极区域；将锗化硅材料沉积到所述源极区域和所述漏极区域之中，以填充所述被刻蚀的源极区域和所述被刻蚀的漏极区域；使得所述栅极结构不保留任何的锗化硅残余；以及使得位于所述源极区域和所述漏极区域之间的一个沟道区域以压缩模式发生应变，这种应变至少是由形成在所述源极区域和所述漏极区域中的所述锗化硅材料所造成的。2.根据权利要求1所述的方法，其中所述上覆于金属硬掩模层的电介质层小于300埃。3.根据权利要去1所述的方法，其中所述沟道区域的长度为所述栅极结构的宽度。4.根据权利要求1所述的方法，其中所述半导体衬底主要是硅材料。5.根据权利要求1所述的方法，其中所述锗化硅材料是单晶的。6.根据权利要求1所述的方法，其中所述锗化硅的硅/锗比例范围为4∶1至7∶1。7.根据权利要求1所述的方法，还包括在所述金属硬掩模上形成接触结构，所述金属硬掩模与所述栅极结构物理和电接触。8.根据权利要求1所述的方法，其中所述硬掩模的金属材料厚度为约200埃到约400埃的厚度。9.根据权利要求1所述的方法，其中利用外延反应器提供所述的沉积操作。10.根据权利要求1所述的方法，其中所述压缩模式增大了所述沟道区域中的空穴迁移率。11.根据权利要求1所述的方法，其中所述金属硬掩模对于硅的刻蚀选择性大于1∶100。12.根据权利要求1所述的方法，其中所述金属硬掩模由包含钛(Ti)、钴(Co)、镍(Ni)、钨(W)、硅化钨(WSi)和铂(Pt)的金属形成。13.根据权利要求1所述的方法，其中所述金属硬掩模被硅化到所述栅极结构。14.根据权利要求1所述的方法，其中在所...

【专利技术属性】
技术研发人员：宁先捷，吴汉明，陈军，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[中国|上海]