一种裸晶及其制造方法技术

一种裸晶的制造方法，在裸晶的制备过程中先对制程基材预制贯穿该制程基材的半穿隧式电路接点，再继续进行裸晶制备过程，使得所制成的裸晶至少具有一个半穿遂式电路接点贯穿的裸晶的制程基材，但不贯穿该裸晶，且该半穿遂式电路接点的一端构成该制程基材背面的电路衔接点，而半穿遂式电路接点的另一端与该裸晶的内层电路相连接；这种裸晶结构具有多样性的电路衔接点布局及设计，可以减少裸晶的封装体积，而且更容易做裸晶的堆栈封装及系统整合封装。

【技术实现步骤摘要】

本专利技术涉及一种裸晶的制造方法，尤其是关于所制成裸晶具有贯穿裸晶的制程基材、但不贯穿裸晶的半穿隧式电路接点。
技术介绍
一般集成电路的现有制法，如图1所示，包括以下步骤a)提供一半导体基材01；b)对步骤a)的半导体基材01的正面(active side)制作半导体组件02的电极、离子布植及扩散单元02a；c)制作其它电极或单元02b以构成一完整半导体组件02；d)制作电路06及电路衔接点05以制成一颗完整裸晶10；e)利用裸晶10表面的电路衔接点05与其它电路或组件相接，并进行封装。以前述现有制法所制得的裸晶10，其基本结构为裸晶10的正面(active side)包含电路、组件及电路衔接点，但裸晶10的背面(inactive side)仅为半导体基材01且没有电路衔接点存在，故裸晶10的电路或电性导通路径无法从正面到达背面。因此，裸晶10的传统封装结构，只能从裸晶10的正面与其它电路连接，根本不能从背面与其它电路连接。例如，单颗IC的传统封装结构，如图2a所示，将裸晶10背面贴在金属导线架09上，再以金线07连接裸晶10正面的电路衔接点05及该金属导线架09，以构成单颗IC 08的传统导线架封装结构。例如，单颗IC的覆晶封装结构，如图2b所示，就是将裸晶10的正面翻过来覆盖在电路基板11上，且让裸晶10正面的电路衔接点05通过使用锡球12与电路基板11的电路衔接点11a构成电性连接。例如，使用两颗裸晶的系统整合封装结构，如图3a所示，就是使两颗裸晶10的背面贴在同一电路基板11上，再以金线07各别连接单颗裸晶10正面的电路衔接点05与电路基板11的电路衔接点11a，以构成一种经系统整合封装的单颗IC 08。这种IC 08通过两颗裸晶10封装在同一电路基板11上可缩短两颗裸晶10之间的传输距离，故可提升效率。例如，使用两颗裸晶的另一种系统整合封装结构，如图3b所示，就是使用两颗裸晶10以覆晶封装结构与电路基板11的电路衔接点11a构成电性连接，并构成一种经系是统整合封装的单颗IC 08。例如，使用两颗裸晶的堆栈封装结构，如图4a所示，就是其中一颗裸晶10先封装成单颗IC 08a，再通过打金线07使得两颗裸晶10以堆栈方式封装在同一电路基板11上，并构成一种使用堆栈封装结构的单颗IC 08。这种IC 08通过两颗裸晶10以堆栈方式封装在同一电路基板11上，可以减少电路基板的使用数目和降低电路基板及封胶的厚度。例如，使用两颗IC的另一种堆栈封装结构，如4b所示，就是利用打金线07及覆晶方式使得两颗裸晶10可以堆栈封装，并构成一种含覆晶封装结构及堆栈封装结构的IC 08。以上各种IC 08所使用的传统裸晶10，其缺点就是裸晶10的背面没有电路衔接点存在。因此，使用两颗裸晶10做系统整合封装或堆栈封装结构的时候，裸晶10与裸晶10之间必须通过使用电路基板11才可相互连通。这种结构导致IC 08的堆栈层数及封装厚度受到使用电路基板11的限制，在有限空间及面积之下，IC 08的封装厚度无法更薄。其原因如下所述1.堆栈层数受限制如图4a所示，裸晶10与裸晶10之间必须通过使用电路基板11才可相互连通，所以电路基板11必须预留许多电路衔接点11a以提供给金线07相接，但在有限的面积范围之下，电路基板11上的电路衔接点11a无法大量增加，导致裸晶10能够堆栈的层数受到限制。2.封装厚度无法更薄如图4b所示，两颗裸晶10上下堆栈的时候，在两颗裸晶10之间必须通过由金线07或电路基板11相连，而金线07所形成的弧形高度及电路基板11厚度难以降低，故IC 08的堆栈封装厚度很难减少。为了突破现有堆栈封装技术，各式贯穿半导体制程基材的技术相继而生。如图5a所示，美国专利第6429096号的内容，则揭示在裸晶10制作完成之后，从裸晶10正面的电路衔接点05开设一贯穿孔15且贯穿至裸晶10的背面。之后，再通过对所开设的贯穿孔15填入导电金属16，使得该贯穿孔15形成一贯穿式接点13。所以，如图5b所示，依据美国专利第6429096号所制成的裸晶10具有贯穿式接点13，且从裸晶10的正面贯穿到裸晶10的背面。因此，裸晶10的正面及背面可设成具有电路衔接点05a及05b，且该裸晶10通过贯穿式接点13使得正面的电路接点05a与背面的电路接点05b构成相通。如图5c所示，使用二颗以上的这种裸晶10做上下堆栈的时候，通过使用焊接材料12，可使每颗裸晶10应用贯穿式接点13形成并联连接，因此，多颗这种裸晶10得以上下堆栈且构成电性并联连接的方式直接封装在同一电路基板11上。如图6a所示，另一篇美国专利第6982487号的内容，则揭示在裸晶10制作完成之后，从裸晶10正面的电路衔接点05开挖一凹孔15a深入到制程基材01。接着，从裸晶10背面将制程基材01磨除直到露出凹孔15a为止，之后，再在凹孔15a的孔壁上沉积导电金属16。如图6b所示，该专利是利用一特殊载具19使裸晶10与特殊载具19共同组成一裸晶组件10a，此裸晶组件10a的正面及背面就具有电路衔接点05a及05b。如图6c所示，使用二颗以上的裸晶组件10a做上下堆栈的时候，应用设于每颗裸晶组件10a正面的电路衔接点05a与背面的电路衔接点05b为电性相通的特性，再通过使用焊接材料12，可使多颗这种裸晶组件10a以上下堆栈且构成电性并联连接的方式直接封装在同一电路基板11上。上述这两篇美国专利虽然揭示设于裸晶10或裸晶组件10a正面的电路接点05a与背面的电路接点05b构成电性相通，但其所揭示的制造方法或在实际使用上却有下述的缺点1.制备过程不容易且具风险。上述两篇美国专利都揭示在裸晶制作完成之后才进行电路贯穿制程，但在电路贯穿制程中必须贯穿裸晶的导电层及组件层，故易造成裸晶损坏。2.在裸晶正面的电路衔接点正下方不得设有电路或半导体组件。当裸晶正面的电路衔接点正下方设有电路或半导体组件的时候，上述两篇美国专利在裸晶制作完成之后才进行电路贯穿制备过程的制造方法必定会造成裸晶损坏。在这种情况下，为避免裸晶的电路或半导体组件在进行电路贯穿制备过程的时候造成损坏，如图7a所示，裸晶的电路或半导体组件必须绕过电路衔接点，但如果电路接点数目太多，裸晶的电路设计就会造成困扰。3.只能作并联式堆栈封装。如图7b所示，由于裸晶10正面与反面的电路衔接点05呈上下位置对正布置，这种结构只能做电性并联的堆栈封装，无法做其它变化及应用。
技术实现思路
有鉴于此，本专利技术的主要目的是提供一种裸晶的制造方法，在裸晶的制备过程中，先对制程基材预制贯穿或不贯穿该制程基材的半穿隧式电路接点，再继续进行裸晶制备过程，以制得一种裸晶的制程基材背面具有电路衔接点的裸晶。本专利技术的另一目的是提供一种裸晶的结构，其特征为裸晶的正面及/或背面设有电路衔接点，且具有至少一个半穿遂式电路接点贯穿制程基材，而且，半穿遂式电路接点的一端露出在制程基材的背面，且构成该制程基材背面的电路衔接点，另一端与裸晶的内层电路相连接。本专利技术的裸晶可以将电路衔接点布局在裸晶的正面及/或背面上之外，也可将电路衔接点布局在裸晶内部的组件层及导线层的上面或下面，因此，本专利技术的裸晶具有多样性的电路衔接点布局及设计，并可视需求进行电性并联或电性串联堆栈本文档来自技高网...

【技术保护点】
一种裸晶的制造方法，在裸晶的制备过程中，先对制程基材预制贯穿或不贯穿该制程基材的半穿隧式电路接点，再继续进行裸晶制备过程，以制得一种裸晶的制程基材背面具有电路衔接点的裸晶。

【技术特征摘要】
1.一种裸晶的制造方法，在裸晶的制备过程中，先对制程基材预制贯穿或不贯穿该制程基材的半穿隧式电路接点，再继续进行裸晶制备过程，以制得一种裸晶的制程基材背面具有电路衔接点的裸晶。2.根据权利要求1所述的制造方法，其步骤包括a)提供一制程基材；b)对步骤a)的制程基材制作半穿遂式电路接点且贯穿该制程基材；c)使用已完成步骤b)的制程基材来制作裸晶，且所制成的裸晶以贯穿制程基材的半穿遂式电路接点的一端为该制程基材背面的电路衔接点。3.根据权利要求1所述的制造方法，其步骤包括a)提供一制程基材；b)对步骤a)的制程基材制作半穿遂式电路接点，但不贯穿该制程基材；c)使用已完成步骤b)的制程基材来制作一种裸晶；d)对步骤c)所制得的裸晶进行制程基材的背面除料，使得该裸晶的半穿遂式电路接点的一端从该制程基材的背面显露出来，并成为该制程基材背面的电路衔接点。4.根据权利要求2或3所述的制造方法，其中，步骤a)所提供的制程基材是一种已完成部份组件加工的制程基材。5.一种裸晶，由权利要求1所述的制造方法制成，其特征在于，裸晶的正面及/或背面设有电路衔接点，且裸晶的制程基材至少具有一个半穿遂式电路接点贯穿该制程基材，其中，该半穿遂式电路接点的一端构成该制程...

【专利技术属性】
技术研发人员：董玟昌，
申请(专利权)人：董玟昌，
类型：发明
国别省市：71[中国|台湾]