制造CMOS场效应晶体管的方法和设备技术

一种制造互补金属氧化物半导体（ＣＭＯＳ）场效应晶体管的方法，包括包含该晶体管的栅极电极的多晶硅材料的有选择性掺杂和完全硅化。在一种实施例中，在硅化之前，非晶化多晶硅。在进一步的实施例中，在低基片温度下执行硅化。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术一般涉及在半导体基片上制造器件的方法。更具体地说，本专利技术涉及一种在半导体基片上制造互补金属氧化物半导体(CMOS)场效应晶体管的方法。
技术介绍
集成电路(IC)可以包括形成在半导体基片上并用布线连接成电路以在IC内执行各种功能的超过一百万个互补金属氧化物半导体(CMOS)场效应晶体管。CMOS晶体管包括设置在形成于半导体材料中的源极和漏极区之间的栅极结构。栅极结构一般包括栅极电极和栅极电介质。栅极电极设置在栅极电介质上并控制在栅极电介质之下的源极和漏极区之间沟道区中的电荷载流子流以接通和切断晶体管。在高速和高器件密度的IC中，具有多晶硅栅极电极的常规的栅极结构效率低，因为在多晶硅中的自由载流子耗尽层的缘故。在CMOS晶体管的接通状态下，耗尽层增加栅极电介质的有效厚度，并相应地降低栅极结构的电容，由此降低晶体管的操作性能。例如，较低的栅极电容不利地影响晶体管的性能。具体地，对于相同数量的导通载流子，高栅极电容导致较低的Vg-Vt(这里，Vg是栅极电压，Vt是阈值电压)，因此降低了晶体管功率。此外，高栅极电容也提高了器件的定标(缩放)长度，使得可以构造具有更快的开关速度的更小的晶体管。在先进的CMOS晶体管中，栅极结构可以包括硅化物栅极电极。在这种栅极结构中，使用与金属或金属合金的固态反应将多晶硅转换为硅化物。硅化物是Si和金属的化合物。在此，材料通常使用它们的化学公式标识。在栅极结构中，硅化物的性能类似于金属，因此可以消除耗尽的影响。然而，理想的控制金属栅极的有效逸出功(功函数)。栅极的有效逸出功确定了晶体管的阈值电压。CMOS器件由两种类型的晶体管构成；n-型场效应晶体管(nFET)和p-型场效应晶体管(pFET)，每种类型的晶体管都具有不同的阈值电压，因此具有不同的选出功。金属的逸出功是除去电子以使它不再被束缚到金属所需的能量(在真空级和Fermi级之间的能量差)。对于CMOS器件，对于每种类型的晶体管需要两个金属栅极具有适当的逸出功。因此，需要一种在集成电路的制造中制造CMOS场效应晶体管的改进方法以及控制晶体管的金属栅极的逸出功的改进方法。
技术实现思路
在一个实施例中，本专利技术公开了一种制造互补金属氧化物半导体(CMOS)场效应晶体管的方法，包括晶体管的栅极电极的多晶硅材料的有选择性掺杂和硅化。在一个实施例中，掺杂剂包括As、P、B、Sb、Bi、In、Tl、Al、Ga、Ge、Sn和N2中的至少一种。在进一步的实施例中，在硅化之前，使多晶硅非晶化。在另一实施例中，在较低的基片温度下执行硅化。本专利技术的另一方面是使用本专利技术的方法形成的CMOS场效应晶体管。从第一方面中可以看出，本专利技术提供了一种制造互补金属氧化物半导体(CMOS)场效应晶体管的方法，包括如下的步骤(a)提供基片；(b)在所说的基片上提供在晶体管的栅极结构的栅极电介质层上形成的多晶硅层；(c)使用至少一种掺杂剂对多晶硅层掺杂；(d)形成栅极结构的多晶硅栅极电极；(e)将金属和合金中的至少一种淀积在多晶硅栅极电极上；以及(f)使多晶硅栅极电极硅化以在所说的栅极电介质层附近形成硅化物。优选地，本专利技术提供一种其中掺杂步骤(c)在形成步骤(d)之后执行的方法。优选地，本专利技术提供一种其中至少一种掺杂剂包括As、P、B、Sb、Bi、In、Tl、Al、Ga、Ge、Sn和N2中的至少一种的方法。优选地，本专利技术提供一种其中掺杂步骤(c)使用Sb作为所说的至少一种掺杂剂对多晶硅层掺杂的方法。优选地，本专利技术提供一种其中掺杂步骤(c)使用离子注入处理对多晶硅层掺杂的方法。优选地，本专利技术提供一种其中掺杂步骤(c)使用在从大约1×1014至4×1015离子/cm2的范围的预定剂量对多晶硅层进行掺杂的方法。优选地，本专利技术提供一种其中形成步骤(d)进一步包括使多晶硅栅极电极非晶化的步骤的方法。优选地，本专利技术提供一种其中所说的非晶化步骤包括使用Si和Ge至少一种执行离子注入处理的步骤的方法。优选地，本专利技术提供一种其中所说的至少一种金属包括Ni、Co、Pt、Ti、Pd、W、Mo和Ta中的至少一种的方法。优选地，本专利技术提供一种其中所说的至少一种金属包括Ni的方法。优选地，本专利技术提供一种其中所说的至少一种金属包括Co的方法。优选地，本专利技术提供一种其中所说的至少一种合金包括C、Al、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Ge、Zr、Nb、Mo、Ru、Rh、Pd、Ag、In、Sn、Hf、Ta、W、Re、Ir和Pt中至少一种的方法。优选地，本专利技术提供一种其中所说的硅化步骤使用退火处理的方法。优选地，本专利技术提供一种其中退火处理在大约350至750摄氏度的基片温度下执行大约0.3至30分钟的方法。优选地，本专利技术提供一种其中退火处理在栅极电介质层和硅化物之间的界面上形成至少一种掺杂剂的至少一个单层以控制在硅化物中的逸出功和电子迁移率的方法。从第二方面中可以看出，本专利技术提供了一种使用如下的方法在基片上形成的互补金属氧化物半导体(CMOS)场效应晶体管，该方法包括(a)提供基片；(b)在所说的基片上提供在晶体管的栅极结构的栅极电介质层上形成的多晶硅层；(c)使用至少一种掺杂剂对多晶硅层掺杂；(d)形成栅极结构的多晶硅栅极电极；(e)将金属和合金中的至少一种淀积在多晶硅栅极电极上；以及(f)使多晶硅栅极电极硅化以在所说的栅极电介质层附近形成硅化物。优选地，本专利技术提供一种其中掺杂步骤(c)在形成步骤(d)之后执行的方法。优选地，本专利技术提供一种其中至少一种掺杂剂包括As、P、B、Sb、Bi、In、Tl、Al、Ga、Ge、Sn和N2中的至少一种的方法。优选地，本专利技术提供一种其中掺杂步骤(c)仅仅使用Sb对多晶硅层掺杂的晶体管。优选地，本专利技术提供一种其中掺杂步骤(c)使用离子注入处理对多晶硅层掺杂的晶体管。优选地，本专利技术提供一种其中掺杂步骤(c)使用在从大约1×1014至4×1015离子/cm2的范围的预定剂量对多晶硅层进行掺杂的晶体管。优选地，本专利技术提供一种其中形成步骤(d)进一步包括使多晶硅栅极电极非晶化的步骤的晶体管。优选地，本专利技术提供一种其中所说的非晶化步骤包括使用Si和Ge至少一种执行离子注入处理的步骤的晶体管。优选地，本专利技术提供一种其中所说的至少一种金属包括Ni、Co、Pt、Ti、Pd、W、Mo和Ta中的至少一种的晶体管。优选地，本专利技术提供一种其中所说的至少一种金属包括Ni的晶体管。优选地，本专利技术提供一种其中所说的至少一种金属包括Co的晶体管。优选地，本专利技术提供一种其中所说的至少一种合金包括C、Al、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Ge、Zr、Nb、Mo、Ru、Rh、Pd、Ag、In、Sn、Hf、Ta、W、Re、Ir和Pt中至少一种的晶体管。优选地，本专利技术提供一种其中所说的硅化步骤使用退火处理的晶体管。优选地，本专利技术提供一种其中退火处理在大约350至750摄氏度的基片温度下执行大约0.3至30分钟的晶体管。优选地，本专利技术提供一种其中退火处理在栅极电介质层和硅化物层之间的界面上形成至少一种掺杂剂的单层以控制在硅化物中的逸出功和电子迁移率的晶体管。附图说明下文仅通过举例并参考附图详细地描述具体实施例方式附图1所示为根据本专利技术的一种实施例制造CMOS场效本文档来自技高网...

【技术保护点】
一种制造互补金属氧化物半导体（ＣＭＯＳ）场效应晶体管的方法，包括如下的步骤：（ａ）提供基片；（ｂ）在所说的基片上提供形成在晶体管的栅极结构的栅极电介质层上的多晶硅层；（ｃ）使用至少一种掺杂剂对多晶硅层掺杂；（ｄ）形成栅极结构的多晶硅栅极电极；（ｅ）将金属和合金中的至少一种淀积在多晶硅栅极电极上；以及（ｆ）使多晶硅栅极电极硅化以在所说的栅极电介质层附近形成硅化物。

【技术特征摘要】
【国外来华专利技术】US 2003-9-24 10/669,8981.一种制造互补金属氧化物半导体(CMOS)场效应晶体管的方法，包括如下的步骤(a)提供基片；(b)在所说的基片上提供形成在晶体管的栅极结构的栅极电介质层上的多晶硅层；(c)使用至少一种掺杂剂对多晶硅层掺杂；(d)形成栅极结构的多晶硅栅极电极；(e)将金属和合金中的至少一种淀积在多晶硅栅极电极上；以及(f)使多晶硅栅极电极硅化以在所说的栅极电介质层附近形成硅化物。2.权利要求1所述的方法，其中掺杂步骤(c)在形成步骤(d)之后执行。3.权利要求1所述的方法，其中至少一种掺杂剂包括As、P、B、Sb、Bi、In、Tl、Al、Ga、Ge、Sn和N2中的至少一种。4.权利要求1所述的方法，其中掺杂步骤(c)使用Sb作为所说的至少一种掺杂剂对多晶硅层掺杂。5.权利要求1所述的方法，其中掺杂步骤(c)使用离子注入处理对多晶硅层掺杂。6.权利要求5所述的方法，其中掺杂步骤(c)使用在从大约1×1014至4×1015离子/cm2的范围内的预定剂量对多晶硅层进行掺杂。7.权利要求1所述的方法，其中形成步骤(d)进一步包括使多晶硅栅极电极非晶化的步骤。8.权利要求7所述的方法，其中所说的非晶化步骤包括使用Si和Ge中的至少一种执行离子注入处理的步骤。...

【专利技术属性】
技术研发人员：小西里尔卡布拉尔，杨美基，贾库布科德泽尔斯克，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]