应力被调节的单层氮化硅膜及其沉积方法技术

我们已经发现，可以通过操作某些膜沉积参数来调节单层氮化硅膜的应力。这些参数包括：工作在不同频率范围内的多个（一般是两个）功率输入源；沉积温度；处理室压强；和沉积源气体的组分。具体而言，我们已经发现，可以通过ＰＥＣＶＤ在单个沉积步骤中沉积膜来产生应力被调节在约－１．４ＧＰａ（压应力）到约＋１．５ＧＰａ（张应力）范围内的单层薄（厚度为３００埃到１０００埃）氮化硅膜，沉积条件如下：衬底温度在约３７５℃到约５２５℃的范围内，处理室压强范围从约２Ｔｏｒｒ到约１５Ｔｏｒｒ。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及应力被调节的单层氮化硅膜以及利用等离子体增强化学气相沉积(PECVD)沉积氮化硅膜的方法。
技术介绍
用于半导体器件的晶体管体积减小和驱动电流性能改善的一个重要因素是器件沟道中的载流子迁移率。一种用于提高迁移率的方法是在硅晶格中引入应变，以修饰硅的结构从而提高电子迁移率或空穴迁移率。1992年10月13日授权给Wang等人的美国专利No.5,155,571描述了一种在互补场效应晶体管结构(如CMOS和CMOD)中同时增大电子和空穴的载流子迁移率的技术。增大的载流子迁移率是将应变GexSi1-x/Si层用于载流子导通沟道而获得的。在该文中描述了对于互补逻辑应用来说，以基本相同的幅度增大空穴和电子的载流子迁移率是有好处的。互补FET结构被认为在集成电路中的双极型器件内采用是有利的。(摘要)2000年8月29日授权给Fischer等人的美国专利No.6,111,267描述了一种集成CMOS电路和用于生产该电路的方法，该电路包括具有p沟道MOS晶体管和n沟道MOS晶体管的半导体结构。该结构包括第一硅层、加应力的Si1-xGex层和第二硅层，这些层是通过选择性外延生长的。(摘要)2002年1月1日授权给Kitahara等人的美国专利No.6,335,266公开了一种包含Si、Ge或SiGe的多晶半导体材料，其中该材料包含氢(H)原子，并且Si或Ge和H之间的耦合的单氢化物结构的数目大于高级氢化物结构的数目。通过以这种方式构造多晶半导体材料的组成，据称增大了载流子迁移率。(摘要)2002年11月5日授权给Bin Yu的美国专利No.6,475,869公开了一种制造具有含锗沟道区的集成电路的方法。含锗半导体材料被认为能够增大与晶体管相关联的电荷迁移率。外延工艺可用于形成沟道区，其中采用了绝缘体上硅结构。(摘要)2002年11月14日公布的Tweet等人的美国专利申请公布No.US2002/0167048 A1描述了一种在SOI衬底的均薄顶部Si层顶部上的薄Si/SiGe叠层。SiGe层被认为是压应变的，但是是局部松弛的，Si层被认为是都是张应变的，而没有高的位错密度。(摘要)2003年4月8日授权给Puchner等人的美国专利No.6,544,854描述了一种在衬底上制作半导体器件的方法，其改进包括在衬底上形成应变硅锗沟道层。在应变硅锗沟道层的顶部形成栅极绝缘层，这是在不超过约800℃的温度下形成的。(摘要)从上述公开文件清楚可见，当在800℃范围内的温度下形成器件时，使用应变硅锗结构来提高半导体器件中的载流子迁移率是本领域中已知的。在该温度下的形成确保了电子迁移率在200-350cm2/Vs的范围内，这接近于在单晶硅上形成的薄膜晶体管的电子迁移率(高达500cm2/Vs，S.M.Sze，Physics of Semiconductor Devices，29页，第二版，Wiley)。氮化硅膜已被用在半导体器件的制造中来解决多个不同问题。一般来说，氮化物膜已被用作刻蚀停止层和阻挡层。例如，授权给Mehta等人的美国专利No.6,071,784描述了对氮氧化硅和氮化硅膜退火以减少热载流子效应的技术。2002年4月16日授权给Kim等人的美国专利No.6,372,672描述了一种形成PECVD氮化硅层的方法，对于用作集成电路器件中的钝化膜或层间(电)绝缘膜的膜而言，这种氮化硅层在退火工艺期间表现出减少的应力变化。2002年5月9日公布的Boursat等人的美国专利申请公布No.US 2002/0053720 A1描述了一种包括硅晶片的衬底，该硅晶片的顶面覆盖有电绝缘的氮化硅层。氮化硅层支撑通过金属化氮化硅层的顶面获得的一个或多个导电通道。氮化硅层由连续的不同类型的氮化硅构成，其中连续的多层处于压应力和张应力状态下，从而使硅晶片上的应力得到补偿。已公开了多篇与通过PECVD形成氮化硅膜有关的文献。例如，R.S.Martin E.P.van de Ven在V-MIC Conference(June 13-14，1988)上发表了一篇题为“RF Bias to Control Stress and Hydrogen in PECVD Nitride”的文献。该文献解决了在铝互连中由应力引入的空洞和在等离子体氮化物钝化的VLSI电路中由热载流子引入的性能下降的问题。该文献介绍了双频PECVD工艺的使用，该工艺使用高频(13.56MHz)来激发反应物(SiH4、NH3、N2)，在衬底上使用低频(450kHz)RF偏压，来控制沉积期间氮化硅膜表面的轰击。膜是9800埃厚的膜，其是七个独立沉积层(每层厚度约为1400埃)的组合。该工艺被描述为提供了应力控制，并且减少了膜的Si-H含量，而不会明显影响其他的膜属性。(摘要)Evert P.van de Ven等人的发表在VMIC Conference(June 12-13，1990)上的题为“Advantages of Dual Frequency PECVD for Deposition of ILD andPassivation Films”的第二篇文献表明，氮化硅膜应力的控制、阶梯覆盖性的改进、膜密度、化学组成和稳定性可通过控制沉积压强和高频对低频RF功率的比率来优化。(摘要)发表的数据显然是针对使用NovellusSystem公司的PECVD装置形成的膜，其提供了如上所述的七层PECVD氮化硅膜。另一篇由C.W.Pearce等人发表在Journal of Applied Physics，Vol.71，No.4(15 February 1992)上的题为“Characteristics of silicon nitridedeposited by plasma-enhanced chemical vapor deposition using a dualfrequency radio frequency source”的文献提供了关于等离子体激发频率对等离子体增强化学气相沉积氮化硅膜的属性的影响的数据。该文献涉及厚度约为10,000埃的等离子体沉积氮化硅膜，其中膜由七层(每层厚度约为1400埃)组成。膜被广泛地用作集成电路的最终钝化层。作者总结，在PECVD氮化物中包括N-H2结构对于膜中的压应变状态有影响。随着这些结构数量的减少，或者通过改变等离子体工艺，或者通过对膜退火，应力逐渐变为张应力。这被认为与H从N-H键移动到不饱和的硅键有关。H的位置被认为在确定诸如应力、湿法刻蚀速率和导电之类的膜属性时扮演了重要的角色。(结论)最近，氮化硅层已被用在提高n沟道MOSFET器件的电子迁移率的结构中。2003年2月27日公布的Saitoh的美国专利申请公布No.US2003/0040158 A1描述了氮化硅层组合的使用，其中某些氮化硅层表现出张应力，某些表现出压应力，以形成n沟道MOSFET。在衬底上形成表现张应力的第一氮化物层以覆盖n沟道MOSFET。在衬底上形成表现压应力的第二氮化物层以覆盖p沟道MOSFET。第一和第二氮化物层的组合被认为减小了衬底中的弯曲或翘曲。优选地，处于张应力下的第一氮化物层是通过低压CVD(LPCVD)工艺形成的，而处于压应力本文档来自技高网...

【技术保护点】
一种在衬底上进行沉积期间调节单层氮化硅膜的应力的方法，包括：　　　　将衬底置于等离子体增强化学气相沉积室中，其中所述等离子体增强化学气相沉积室能够处理直径约为２００ｍｍ的衬底，并且所述等离子体增强化学气相沉积室具有工作在从约１３ＭＨｚ到约１４ＭＨｚ频率范围内的高频ＲＦ功率输入源和工作在从约３００ｋＨｚ到约４００ｋＨｚ频率范围内的低频ＲＦ功率输入源；　　　　将所述高频ＲＦ功率输入源设置为从约１０Ｗ到约２００Ｗ范围内的标称值；　　　　将所述低频ＲＦ功率输入源设置为从约０Ｗ到约１００Ｗ范围内的标称值；　　　　将所述等离子体增强化学气相沉积处理室压强设置为从约２Ｔｏｒｒ到约１０Ｔｏｒｒ范围内的标称值；　　　　将所述等离子体增强化学气相沉积加热器设置为提供具有从约３７５℃到约５２５℃范围内的标称值的衬底温度的温度；以及　　　　通过化学气相沉积在单个沉积步骤中在所述衬底上沉积厚度范围从约３００埃到约１０００埃的氮化硅膜，从而使所述沉积的氮化硅膜具有标称值范围从约－１．４ＧＰａ到约＋１．５ＧＰａ的应力。

【技术特征摘要】
【国外来华专利技术】US 2004-1-29 10/768,5771.一种在衬底上进行沉积期间调节单层氮化硅膜的应力的方法，包括将衬底置于等离子体增强化学气相沉积室中，其中所述等离子体增强化学气相沉积室能够处理直径约为200mm的衬底，并且所述等离子体增强化学气相沉积室具有工作在从约13MHz到约14MHz频率范围内的高频RF功率输入源和工作在从约300kHz到约400kHz频率范围内的低频RF功率输入源；将所述高频RF功率输入源设置为从约10W到约200W范围内的标称值；将所述低频RF功率输入源设置为从约0W到约100W范围内的标称值；将所述等离子体增强化学气相沉积处理室压强设置为从约2Torr到约10Torr范围内的标称值；将所述等离子体增强化学气相沉积加热器设置为提供具有从约375℃到约525℃范围内的标称值的衬底温度的温度；以及通过化学气相沉积在单个沉积步骤中在所述衬底上沉积厚度范围从约300埃到约1000埃的氮化硅膜，从而使所述沉积的氮化硅膜具有标称值范围从约-1.4GPa到约+1.5GPa的应力。2.如权利要求1所述的方法，其中所述沉积的氮化硅膜具有范围从约-1.4GPa到约0MPa的应力。3.如权利要求1所述的方法，其中所述沉积的氮化硅膜具有范围从约0MPa到约+1.5GPa的应力。4.如权利要求3所述的方法，其中所述沉积的氮化硅膜具有范围从约+800MPa到约+1.5GPa的应力。5.如权利要求1所述的方法，其中所述氮化硅膜是在范围从约375℃到约525℃的衬底温度下沉积的。6.如权利要求5所述的方法，其中所述氮化硅膜是在范围从约375℃到约455℃的衬底温度下沉积的。7.如权利要求1所述的方法，其中所述高频功率输入源被设为从约30W到约100W范围内的标称值。8.如权利要求7所述的方法，其中所述高频功率输入源被设为从约30W到约80W范围内的标称值。9.如权利要求1所述的方法，其中所述低频功率输入源被设为从约10W到约50W范围内的标称值。10.如权利要求9所述的方法，其中所述低频功率输入源被设为从约10W到约40W范围内的标称值。11.如权利要求1所述的方法，其中所述等离子体增强化学气相沉积处理室压强被设为从约2Torr到约6Torr范围内的标称值。12.一种在衬底上进行沉积期间调节单层氮化硅膜的应力的方法，包括将衬底置于等离子体增强化学气相沉积室中，其中所述等离子体增强化学气相沉积室能够处理直径约为300mm的衬底，并且所述等离子体增强化学气相沉积室具有工作在从约13MHz到约14MHz频率范围内的高频RF功率输入源和工作在从约300kHz到约400kHz频率范围内的低频RF功率输入源；将所述高频RF功率输入源设置为从约10W到约200W范围内的标称值；将所述低频RF功率输入源设置为从约0W到约100W范围内的标称值；将所述等离子体增强化学气相沉积处理室压强设置为从约2Torr到约15Torr范围内的标称值；将所述等离子体增强化学气相沉积加热器设置为提供具有从约375℃到约525℃范围内的标称值的衬底温度的温度；以及通过化学气相沉积在单个沉积步骤中在所述衬底上沉积厚度范围从约300埃到约1000埃的氮化硅膜，从而使所述沉积的氮化硅膜具有标称值范围从约-1.4GPa到约+1.5GPa的应力。...

【专利技术属性】
技术研发人员：柯布姆军，萨姆叶贝提唐，马丁杰伊瑟默恩斯，礼萨阿尔加瓦尼，埃勒Y加可，
申请(专利权)人：应用材料公司，
类型：发明
国别省市：US[美国]