半导体装置及其制造方法制造方法及图纸

具有：在源极／漏极扩散层６４上形成Ｎｉ膜６６的工序；通过进行热处理，使Ｎｉ膜６６中的下层侧的部分和源极／漏极扩散层６４中的上层侧的部分反应，在源极／漏极扩散层６４上形成Ｎｉ↓［２］Ｓｉ膜７０ｂ的第一热处理工序；有选择地蚀刻除去Ｎｉ膜６６中的未反应的部分的工序；通过进行热处理，进一步使Ｎｉ↓［２］Ｓｉ膜７０ｂ源极／漏极扩散层６４中的上层侧的部分反应的第二热处理工序。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种，特别涉及一种进行使用了镍的硅化物化的。
技术介绍
作为实现栅极电极、源极/漏极扩散层的低阻抗化的技术，公知有在这些表面自对准地形成金属硅化物膜、即所谓自对准硅化物(Self-AlignedSilicide)工艺。作为在自对准硅化物工艺中使和硅反应的金属材料，广泛地采用钴(Co)(例如参照专利文献1)。另一方面，随着半导体装置的高集成化，半导体装置的结构的微细化急速地发展。具体而言，源极/漏极扩散层的接合深度浅到小于80nm。另外，在源极/漏极扩散层上所形成的金属硅化物膜的膜厚薄到小于20nm。另外，栅极长度短到小于50nm。在半导体装置的结构的微细化发展进程中，确认了这样的现象在制造栅极长度小于40nm的半导体装置时，在使用Co膜而在栅极电极上形成了CoSi2膜的情况下，栅极电极的阻抗的偏差急剧地增大。相对于这种CoSi2，由于镍硅化物具有即使在栅极长度小于40nm的情况下栅极电极的阻抗也稳定这样的优点，所以引起了很大的关注。此外，以下的文献公开了本专利技术的
技术介绍
。专利文献1JP特开平09-251967号公报；专利文献2美国专利第6621131号说明书。专利技术的公开专利技术要解决的课题但是，在仅使用Ni膜进行硅化物化的情况下，会有这样的情况硅层和硅化物膜的界面中的粗糙度变大，源极/漏极扩散层的薄膜阻抗的偏差增加，或者接合漏电流增加。本专利技术的目的在于提供能够抑制源极/漏极扩散层的薄膜阻抗的偏差和接合漏电流的。用于解决课题的手段根据本专利技术的一个观点，提供一种半导体装置，该半导体装置具有栅极电极，其形成在半导体基板上；源极/漏极扩散层，其形成在上述栅极电极的两侧的上述半导体基板内；硅化物膜，其形成在上述源极/漏极扩散层上，上述硅化物膜由镍单硅化物(ニツケルモノシリサイド)构成，上述硅化物膜的膜厚为20nm以下。另外，根据本专利技术的另一个观点，提供一种半导体装置，该半导体装置具有栅极电极，其形成在半导体基板上；源极/漏极扩散层，其形成在上述栅极电极的两侧的上述半导体基板内；Si1-xGex膜，其被埋入上述源极/漏极扩散层，组成比x为0＜x＜1；硅化物膜，其形成在上述Si1-xGex膜上，上述硅化物膜由组成比x为0＜x＜1的NiSi1-xGex构成，上述硅化物膜的膜厚为20nm以下。另外，根据本专利技术的又一个观点，提供一种半导体装置，该半导体装置具有栅极电极，其形成在半导体基板上；源极/漏极扩散层，其形成在上述栅极电极的两侧的上述半导体基板内；Si1-x-yGexCy膜，其被埋入上述源极/漏极扩散层，组成比x、y满足0＜x＜1、0＜y＜0.01、1-x-y＞0；硅化物膜，其形成在上述Si1-x-yGexCy膜上，上述硅化物膜由组成比x、y满足0＜x＜1、0＜y＜0.01、1-x-y＞0的NiSi1-x-yGexCy构成，上述硅化物膜的膜厚为20nm以下。另外，根据本专利技术的又一个观点，提供一种半导体装置的制造方法，该半导体装置的制造方法具有在半导体基板上形成栅极电极的工序；在上述栅极电极的两侧的上述半导体基板内形成源极/漏极扩散层的工序；在上述源极/漏极扩散层上形成镍膜的工序；通过进行热处理，使上述镍膜中的下层侧的部分和上述源极/漏极扩散层中的上层侧的部分反应，在上述源极/漏极扩散层上形成镍硅化物膜的第一热处理工序；有选择地蚀刻除去上述镍膜中的未反应的部分的工序；通过进行热处理，进一步使上述镍硅化物膜和上述源极/漏极扩散层中的上层侧的部分反应的第二热处理工序。另外，根据本专利技术的又一个观点，提供一种半导体装置的制造方法，该半导体装置的制造方法具有在半导体基板上形成栅极电极的工序；在上述栅极电极的两侧的上述半导体基板内形成源极/漏极扩散层的工序；在上述源极/漏极扩散层埋入组成比x为0＜x＜1的Si1-xGex膜的工序；在上述Si1-xGex膜上形成镍膜的工序；通过进行热处理，使上述镍膜中的下层侧的部分和上述Si1-xGex膜中的上层侧的部分反应，在上述Si1-xGex膜上形成镍硅化物膜的第一热处理工序；有选择地蚀刻除去上述镍膜中的未反应的部分的工序；通过进行热处理，进一步使上述镍硅化物膜和上述Si1-xGex膜中的上层侧的部分反应的第二热处理工序。另外，根据本专利技术的又一个观点，提供一种半导体装置的制造方法，该半导体装置的制造方法具有在半导体基板上形成栅极电极的工序；在上述栅极电极的两侧的上述半导体基板内形成源极/漏极扩散层的工序；在上述源极/漏极扩散层埋入组成比x、y满足0＜x＜1、0＜y＜0.01、1-x-y＞0的Si1-x-yGexCy膜的工序；在上述Si1-x-yGexCy膜上形成镍膜的工序；通过进行热处理，使上述镍膜中的下层侧的部分和上述Si1-x-yGexCy膜中的上层侧的部分反应，在上述Si1-x-yGexCy膜上形成镍硅化物膜的第一热处理工序；有选择地蚀刻除去上述镍膜中的未反应的部分的工序；通过进行热处理，进一步使上述镍硅化物膜和上述Si1-x-yGexCy膜中的上层侧的部分反应的第二热处理工序。专利技术的效果根据本专利技术，由于通过第一次热处理使比较厚的镍膜中的下层侧的部分和硅基板中的上层侧的部分反应，所以能够在第一次热处理中抑制NiSi2结晶的形成的同时，形成Ni2Si膜。并且，在本专利技术中，有选择地蚀刻除去和镍膜中的Si未反应的部分之后，通过第二次热处理使Ni2Si膜和硅基板中的上层侧的部分反应而形成NiSi膜，所以能够防止形成膜厚过厚的NiSi膜。进而，根据本专利技术，能够通过适当设定第一次、第二次热处理的条件，来控制NiSi膜的膜厚。因此，根据本专利技术，能够抑制高阻抗的NiSi2膜的形成，同时在硅基板上以所希望的膜厚形成低阻抗的优质的NiSi膜，能够使硅基板和NiSi膜的界面的粗糙度变小。由此，在进行栅极电极表面、源极/漏极扩散层表面的硅化物化时，能够抑制薄膜阻抗的偏差。另外，能够抑制接合漏电流。另外，根据本专利技术，由于通过第一次热处理使比较厚的镍膜中的下层侧的部分和Si1-xGex膜中的上层侧的部分反应，所以能够在第一次热处理中抑制Ni(Si1-xGex)2结晶的形成的同时，形成Ni2Si1-xGex膜。并且，在本专利技术中，有选择地蚀刻除去和镍膜中的Si1-xGex未反应的部分之后，由于通过第二次热处理使Ni2Si1-xGex膜和Si1-xGex膜中的上层侧的部分反应而形成NiSi1-xGex膜，所以能够防止形成膜厚过厚的NiSi1-xGex膜。进而，根据本专利技术，能够通过适当设定第一次、第二次热处理的条件，来控制NiSi1-xGex膜的膜厚。因此，根据本专利技术，能够抑制高阻抗的Ni(Si1-xGex)2膜的形成，同时在Si1-xGex膜上以所希望的膜厚形成低阻抗的优质的NiSi1-xGex膜，能够使Si1-xGex膜和NiSi1-xGex膜的界面的粗糙度变小。由此，在进行在上部具有Si1-xGex膜的栅极电极的表面、被埋入源极/漏极扩散层的Si1-xGex膜的表面的硅化物化时，能够抑制薄膜阻抗的偏差。另外，能够抑制接合漏电流。并且，根据本专利技术，由于通过被埋入PMOS晶体管的源极/漏极区域的Si1-xGex膜对PMOS晶体管的沟道层施加压缩变形，从而能够力求提高PMOS晶体管的动作速度。本文档来自技高网...

【技术保护点】
一种半导体装置，其特征在于，具有：栅极电极，其形成在半导体基板上；源极／漏极扩散层，其形成在上述栅极电极的两侧的上述半导体基板内；硅化物膜，其形成在上述源极／漏极扩散层上，上述硅化物膜由镍单硅化物构成，上述硅化物膜的膜厚为２０ｎｍ以下。

【技术特征摘要】
【国外来华专利技术】JP 2004-5-17 146763/2004;JP 2004-10-7 294855/20041.一种半导体装置，其特征在于，具有栅极电极，其形成在半导体基板上；源极/漏极扩散层，其形成在上述栅极电极的两侧的上述半导体基板内；硅化物膜，其形成在上述源极/漏极扩散层上，上述硅化物膜由镍单硅化物构成，上述硅化物膜的膜厚为20nm以下。2.如权利要求1所述的半导体装置，其特征在于，还具有形成在上述栅极电极上的其他硅化物膜，上述其他硅化物膜由镍单硅化物构成，上述其他硅化物的膜厚为20nm以下。3.一种半导体装置，其特征在于，具有栅极电极，其形成在半导体基板上；源极/漏极扩散层，其形成在上述栅极电极的两侧的上述半导体基板内；Si1-xGex膜，其被埋入上述源极/漏极扩散层，组成比x为0＜x＜1；硅化物膜，其形成在上述Si1-xGex膜上，上述硅化物膜由组成比x为0＜x＜1的Ni Si1-xGex构成，上述硅化物膜的膜厚为20nm以下。4.如权利要求3所述的半导体装置，其特征在于，还具有其他Si1-xGex膜，其形成在上述栅极电极的上部，组成比x为0＜x＜1，其他硅化物膜，其形成在上述其他Si1-xGex膜上，上述其他硅化物膜由组成比x为0＜x＜1的NiSi1-xGex构成，上述其他硅化物膜的膜厚为20nm以下。5.一种半导体装置，其特征在于，具有栅极电极，其形成在半导体基板上；源极/漏极扩散层，其形成在上述栅极电极的两侧的上述半导体基板内；Si1-x-yGexCy膜，其被埋入上述源极/漏极扩散层，组成比x、y满足0＜x＜1、0＜y＜0.01、1-x-y＞0；硅化物膜，其形成在上述Si1-x-yGexCy膜上，上述硅化物膜由组成比x、y满足0＜x＜1、0＜y＜0.01、1-x-y＞0的NiSi1-x-yGexCy构成，上述硅化物膜的膜厚为20nm以下。6.如权利要求5所述的半导体装置，其特征在于，还具有其他Si1-x-yGexCy膜，其形成在上述栅极电极的上部，组成比x、y满足0＜x＜1、0＜y＜0.01、1-x-y＞0；其他硅化物膜，其形成在上述其他Si1-x-yGexCy膜上，上述其他硅化物膜由组成比x、y满足0＜x＜1、0＜y＜0.01、1-x-y＞0的NiSi1-x-yGexCy构成，上述其他硅化物膜的膜厚为20nm以下。7.一种半导体装置的制造方法，其特征在于，具有在半导体基板上形成栅极电极的工序；在上述栅极电极的两侧的上述半导体基板内形成源极/漏极扩散层的工序；在上述源极/漏极扩散层上形成镍膜的工序；通过进行热处理，使上述镍膜中的下层侧的部分和上述源极/漏极扩散层中的上层侧的部分反应，在上述源极/漏极扩散层上形成镍硅化物膜的第一热处理工序；有选择地蚀刻除去上述镍膜中的未反应的部分的工序；通过进行热处理，进一步使上述镍硅化物膜和上述源极/漏极扩散层中的上层侧的部分反应的第二热处理工序。8.如权利要求7所述的半导体装置的制造方法，其特征在于，在形成上述镍膜的工序中，进一步在上述栅极电极上形成上述镍膜，在上述第一热处理工序中，使上述镍膜中的下层侧的部分和上述栅极电极中的上层侧的部分反应，进一步在上述栅极电极上形成镍硅化物膜，在有选择地蚀刻除去上述镍膜中的未反应的部分的工序中，有选择地蚀刻除去上述栅极电极上的上述镍膜中的未反应的部分，在上述第二热处理工序中，进一步使上述栅极电极上的上述镍硅化物膜和上述栅极电极中的上层侧的部分反应。9.一种半导体装置的制造方法，其特征在于，具有在半导体基板上形成栅极电极的工序；在上述栅极电极的两侧的上述半导体基板内形成源极/漏极扩散层的工序；在上述源极/漏极扩散层埋入组成比x为0＜x＜1的Si1-xGex膜的工序；在上述Si1-xGex膜上形成镍膜的工序；通过进行热处理，使上述镍膜中的下层侧的部分和上述Si1-xGex膜中的上层侧的部分反应，在上述Si1-xGex膜上形成镍硅化物膜的第一热处理工序；有选择地蚀刻除去上述镍膜中的未反应的部分的工序；通过进行热处理，进一步使上述镍硅化物膜和上述Si1-xGex膜中的上层侧的部分反应的第二热处理工序。10.如权利要求9...

【专利技术属性】
技术研发人员：川村和郎，
申请(专利权)人：富士通微电子株式会社，
类型：发明
国别省市：JP[日本]