一种位于半导体衬底上的非易失性存储器设备，包括位于衬底上的底氧化层，位于底氧化层上的氮化硅中间层，及位于中间层上的顶氧化层。底氧化层的氢浓度最高达５Ｅ１９ｃｍ↑［－３］及界面陷阱密度最高达５Ｅ１１ｃｍ↑［－２］ｅＶ↑［－１］。三层结构可以是存储器元件的电荷陷获结构，且存储器元件还包括在该结构上形成栅极，及在衬底内形成源极及漏极区。
【技术实现步骤摘要】
本专利技术涉及一种非易失性存储器设备。具体而言，涉及一种氮化闪速存储器设备及其制造方法。
技术介绍
非易失性存储器元件可以具有各种结构设计。图1示出一种实施于衬底内及衬底上的非易失性存储器单元实施例。存储器单元可以包括源极及漏极区10，以及位于源极汲漏区域之间的沟道20。沟道上为一种陷获电荷的ONO结构25，其可包括位于二个氧化层40(例如氧化层)之间的陷获电荷氮化层30(例如氮化硅)。每个存储器单元可以还包括与陷获电荷结构25重迭的栅极电极50。陷获电荷结构25及栅极电极50可以利用图1所示的间隙壁60与衬底上其他结构，例如源极及漏极接触窗隔开。通过在源极区、漏极区及栅极之间适当地操作相对电压，可以擦除、储存(或编程)及读取每个存储器单元里数据的二个独立位。已有许多非易失性存储器设备形成氧化层及氮化层的方法。例如，杨等人的美国专利第6,362,051号，专利技术名称为“Method of FormingONO Flash Memory Devices using Low Energy Nitrogen Implantation”(″利用低能量氮植入形成ONO闪速存储器元件的方法″)，其揭露一种制造具有二层氧化硅之间夹有氮化硅层的非易失性存储器设备的方法。在另一实例里，Powell的美国专利第6,620,742号，专利技术名称为“In-Situ Use of dichloroethene and NH3in an H2O Steam BasedOxidation System to Prevent a Source of Chlorine”(″以H2O蒸汽为主的氧化系统中就地利用二氯乙烯及NH3以避免氯气来源″)，其揭露一种在除氯剂的存在下形成强化半导体介质层的方法。该方法包括在半导体介质层上同时利用湿氧强化及使用除氯剂，例如在以H2O蒸汽为主的氧化系统利用NH3。在另一实例里，Rotondaro的美国专利第6,638,877号，专利技术名称为“Ultra-Thin SiO2using N2O as the Oxidant”(″利用N2O作为氧化剂之超薄SiO2″)，其揭露一种形成超薄氧化层结构及其形成方法。尤其，利用N2O及通过添加氢气的方式在衬底上生长氧化层。然而，关于公知非易失性存储器设备及制造方法仍有许多问题。例如，存储器元件里界面陷阱密度的增加可能使元件功效严重变差且不利于使用寿命。界面陷阱密度可能随着元件循环操作(连续编程及擦除)而增加并产生界面陷获电荷(Qit)，造成电流-电压摆动(swing)变差及门限电压(Vt)偏移。图2示出写入/擦除循环对I-V转换(Sw)，界面陷获电荷(Qit)，及Vt损失的影响。在一个实施例里，由于氧化层/硅界面处有界面陷阱密度，写入陷阱电荷结构25内的电荷实际数量可能因为Qit增加而减少。因此，只有((PV-EC)*Cono)-Qit电荷量写入ONO结构，其中PV表示编程电压，EV表示擦除验证电压，而Cono表示ONO结构的电容量。在一些情况里，高温烘烤可能使陷阱界面陷获电荷Qit退火，造成等值的Vt损失，该损失可能处于Qit/Cono量级。举例而言，因Qit造成的ONO电荷损失的百分比为(Qit/(Cono*(PV-EV)))*100。界面陷获电荷可能出现在新的元件内。界面陷获电荷的数量可造成电荷传送测量时的重新结合电流，同时此重新结合电流的大小与陷阱密度数量成正比。图3示出电荷传送电流(Icp)随非易失性存储器元件写入/擦除循环次数的变化，其中电荷传送电流为来自陷阱密度所造成的重新结合电流。由图3所示的实验数据可知，初始Icp值大的即表示Icp随着非易失性存储器设备循环操作增加幅度小。高温烘烤可使界面陷阱电荷减少，界面陷获电荷的减少也对于Vt损失有所贡献，因而造成高温环境下数据保留的问题。图4示出新设备与操作100,000次循环的设备在250℃温度下Vt与时间的关系。因此，具高Dit的新非易失性存储器设备相对于具低Dit的新元件而言循环期间Dit新增速率较慢。同样地，具低品质底氧化层(BOX)的新元件因为漏电无法在高温环境中适当地保留数据。因此，需要一种具高Dit的非易失性存储器元件，亦即低品质界面但高品质BOX的非易失性存储器元件。
技术实现思路
根据本专利技术的一方面，公开了一种在半导体衬底上具底氧化层，氮化硅中间层及顶氧化层的非易失性存储器设备，其中底氧化层的特征在于氢浓度最高达5E19cm-3及界面陷获电荷密度最高达5E11cm-2eV-1。根据本专利技术的另一方面，公开一种制造在半导体衬底上具底氧化层，氮化硅中间层及顶氧化层的非易失性存储器元件的方法。本专利技术的方法包括下列步骤在半导体衬底上形成底氧化层；经由底氧化层将原子植入部分衬底，其中原子例如选自N，O，Ar，B，As，P，In，F及Sb等中的至少一种；在超过700℃的温度下加热半导体衬底；在底氧化层上形成氮化硅中间层；及在中间层上形成顶氧化层。根据本专利技术的又一方面，公开一种闪速存储器设备里在半导体衬底上形成氧化硅底层的方法。该方法包括下列步骤在含氧环境中加热半导体衬底以在半导体衬底上形成氧化硅层；以不超过500keV的能量将至少一种选自N，O，Ar，B，As，P，In，F及Sb的原子植入底氧化层；及在超过700℃的温度下加热半导体衬底。附图说明图1示出非易失性存储器设备结构的一个实例的示意图；图2示出非易失性存储器元件读/写操作对Sw，Qit及Vt的影响；图3示出非易失性存储器元件的Icp与编程/擦除循环的变化；图4示出新元件与经过100,000次循环操作的元件在250℃温度下Vt对时间的关系；图5示出形成于衬底上的底氧化层实施例的结构示意图；图6示出以特定能量将离子经底氧化层植入部分衬底的示意图； 图7示出形成在底氧化层上的中间氮化层实施例的示意图；图8示出形成在中间氮化层上的顶氧化层实施例的示意图；图9-11说明根据本专利技术的一个具体实施例的形成底氧化层的方法；及图12示出根据本专利技术的具体实施例的存储器设备的示意图。主要元件符号说明源极及漏极区10沟道20陷获电荷或ONO结构25氮化层30氧化层40栅极电极50间隙壁60衬底100底氧化层200氮化硅中间层300顶氧化层400界面陷获电荷500具体实施方式附图用来详细说明本专利技术的具体实例参考，为简明起见，其中所有图式中相同的元件编号则表示相同的元件。下列方法及设备克服公知元件及形成存储器元件的一个或一个以上的缺点。根据一个具体实施例，非易失性存储器设备包括半导体衬底上的底氧化层，氮化硅中间层及顶氧化层。底氧化层可以具有最高达5E19cm-3的氢浓度及最高达5E11cm-2eV-1的界面陷获电荷密度。在特别实施例里，氢浓度可以是大约1E17cm-3到大约5E19cm-3。在另一具体实施例里，界面陷获电荷密度可以是大约1E10cm-2eV-1到大约5E11cm-2eV-1。图12示出在衬底100上具顶氧化层400，氮化硅中间层300及底氧化层200的存储器元件实施例的示意图。界面陷获电荷500介于底氧化层200及衬底100之间。根据另一具体实施例，在半导体衬底上形成底氧化层。然后将一些原子或离子植入。例如，利用不大于500KeV的能量，可以将至少一种本文档来自技高网...
【技术保护点】
一种非易失性存储器元件，包括：半导体衬底上的氧化硅底氧化层，该底氧化层具有最高达５Ｅ１９ｃｍ↑［－３］的氢浓度及最高达５Ｅ１１ｃｍ↑［－２］ｅＶ↑［－１］的界面陷获电荷密度；氮化硅中间层，位于该底氧化层上；及顶氧化层 。
【技术特征摘要】
US 2005-9-27 11/235,7861.一种非易失性存储器元件，包括半导体衬底上的氧化硅底氧化层，该底氧化层具有最高达5E19cm-3的氢浓度及最高达5E11cm-2eV-1的界面陷获电荷密度；氮化硅中间层，位于该底氧化层上；及顶氧化层。2.如权利要求1所述的元件，其中该氢浓度介于1E17cm-3到5E19cm-3。3.如权利要求1所述的元件，其中该界面陷获电荷密度介于1E10cm-2eV-1到5E11cm-2eV-1。4.一种在半导体衬底上形成非易失性存储器元件的方法，该方法包括在该半导体衬底上形成底氧化层；利用不大于500KeV的能量将至少一种选自N，O，Ar，B，As，P，In，F及Sb的原子植入底氧化层；以不低于700℃的温度使该半导体衬底退火；在该底氧化层上形成氮化硅中间层；在该中间层上形成顶氧化层；其中该底氧化层具有最高达5E19cm-3的氢浓度及最高达5E11cm-2eV-1的界面陷获电荷密度。5.如权利要求4所述的方法，还包括在形成该顶氧化层后形成一个或多个栅极区。6.如权利要求5所述的方法，还包括在形成该栅极区后可以形成一个或多个隔离区。7.如权利要求4所述的方法，其中至少一种所选的原子为As。8.如权利要求4所述的方法，其中...
【专利技术属性】
技术研发人员：施彦豪，吕函庭，赖二琨，谢光宇，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。