具有锥型沟道的半导体器件的制造方法技术

一种制造半导体的方法，包括：刻蚀衬底至预定深度以形成具有锥形边缘的上沟道；刻蚀上沟道下方的衬底以形成具有大约垂直边缘的下沟道；形成位于上和下沟道内的期间隔离层；和刻蚀由上和下沟道限定的衬底有源区域至预定深度，以形成用于栅极的凹陷图案。

【技术实现步骤摘要】

本专利技术涉及半导体器件的制造方法，更具体涉及利用浅沟道隔离法(STI)制造具有沟道的半导体器件的方法。
技术介绍
在具有特征尺寸小于约0.10μm的半导体器件的动态随机存取存储器(DRAM)过程中，已经使用凹陷栅极过程来增加通道长度和改善半导体器件电特性方面的阈值电压(Vt)峰值特性。近来，器件隔离过程已经使用了浅沟道隔离(STI)方法。图1A-1B是示出制造半导体器件的典型方法的截面图。如图1A所示，图案化的垫氧化物层12、图案化的垫氮化物层13和光刻胶图案形成在图案化的衬底11上方。虽然没有示出，但将在下文中说明形成图案化的垫氧化物层12、图案化的氮化物层13、光刻胶图案14和图案化的衬底11的过程。在用于器件隔离的化学机械抛光(CMP)过程(下文中称为“器件隔离CMP过程”)期间用作停止层的垫氧化物层和硬掩模层或垫氮化物层沉积在将要形成沟道的衬底上。沉积光刻胶层，随后使之经历显影过程和图案化过程。因此，形成光刻胶图案14。之后，利用光刻胶图案14作为掩模刻蚀垫氮化物层和垫氧化物层。因而，形成图案化的垫氮化物层13和图案化的垫氧化物层12。通过利用光刻胶图案14、图案化的垫氮化物层13和图案化的垫氧化物层12作为掩模刻蚀衬底而形成用于器件隔离的多个沟道。同时，沟道15的侧壁与衬底上表面之间的角α要求为90°，尽可能使在后续图案化凹陷栅极图案期间作为底部平坦度标志的角状突起高度最小化。如图1B所示，移除光刻胶图案14。将间隙填充绝缘层16额外填入沟道15内，随后利用图案化的垫氮化物层13作为掩模实施器件隔离CMP过程。之后，移除图案化的垫氮化物层13和图案化的垫氧化物层12。实施形成凹陷栅极的凹陷栅极刻蚀过程，因而形成多个凹陷图案17。图1C是沿线I-I’示出图1B所示的所得结构的截面图，包括在凹陷图案17的底部边缘处的角状突起H。在此，示出角状突起的高度。如上所述，在结合凹陷栅极过程以具体例示使用STI过程的超微器件的过程中，沟道15的侧壁与衬底11的上表面之间的角α设计为90°以使在形成凹陷图案的图案化期间缩形成的角状突起H的高度最小化，所述角状突起H的高度是底部平坦度的标志。然而，如果角α为90°，则当将间隙填充绝缘层16填入沟道15时通常产生空孔。更具体而言，当角α大于87°时通常产生空孔，该角度是允许间隙填充不产生空孔的角度。然而，如果角α保持在87°或更小以不产生空孔，则在后续图案化凹陷栅极图案期间作为底部平坦度标志的角状突起的高度增大。角状突起高度的增大经常导致刷新特性劣化，因而超微器件的晶体管特性也会劣化。因此，可能不能够实现所需的器件。
技术实现思路
本专利技术提供一种制造半导体器件的方法，该方法能够在将间隙填充绝缘层填入用于器件隔离的沟道时防止产生空孔并确保凹陷图案的底部平坦度。根据本专利技术，提供一种制造半导体器件的方法，包括刻蚀衬底至预定深度以形成具有锥形边缘的上沟道；刻蚀上沟道下方的衬底以形成具有近似垂直边缘的下沟道；形成位于上和下沟道中的器件隔离层；和刻蚀由上和下沟道所限定的衬底有源区域至预定深度以形成用于栅极的凹陷图案。附图说明根据联系相关附图给出的以下具体实施方案的说明，将更好地理解本专利技术的上述和其它目的与特征，其中图1A和图1B是示出制造半导体器件的典型方法的截面图；图1C是沿图1B中的线I-I’的半导体器件的截面图；图2A-2E是示出根据本专利技术第一实施方案制造半导体器件的方法的截面图；图3示出根据表1和2的样品的各种斜面的扫描电子显微镜(SEM)图像；图4是示出沿图2E的线II-II’的所得结构的截面图；和图5A-5F是示出根据本专利技术第二实施方案制造半导体器件的方法的截面图。具体实施例方式以下，将参考附图详细描述根据本专利技术的特定实施方案。图2A-2E是示出根据本专利技术第一实施方案制造半导体器件的方法的截面图。如图2A所示，图案化的垫氧化物层22、图案化的氮化物层23和光刻胶图案形成在将要形成沟道的衬底21上方。虽然没有示出，但将在下文中说明形成图案化的垫氧化物层22、图案化的氮化物层23和光刻胶图案24的过程。在化学机械抛光(CMP)过程期间用作停止层的垫氧化物层和硬掩模层或垫氮化物层形成在衬底21上。形成用于氟化氩(ArF)的光刻胶层，随后通过曝光过程和显影过程使之图案化，以形成光刻胶图案24。利用光刻胶图案24作为掩模刻蚀垫氮化物层和垫氧化物层。因而，形成图案化的垫氮化物层23和图案化的垫氧化物层22。垫氮化物层和垫氧化物层可以利用氟基等离子体在变压耦合等离子体(TCP)反应器或感应耦合等离子体(ICP)反应器中被刻蚀。而且，同步供应源功率和偏压功率。关于垫氮化物层和垫氧化物层的刻蚀过程更详细而言，在TCP反应器或ICP反应器中供应的源功率范围为约300W-约500Ws，压力范围为约30mTorr-约100mTorr。供应通过以约1∶约1-2的比率混合氟碳(CF)基气体和氢氟碳(CHF)基气体而得到的混合物气体，并且可以向其中加入氧气(O2)或氩气(Ar)作为反应气体。在此，CF基气体包括四氟甲烷(CF4)气体，CHF基气体包括三氟甲烷(CHF3)气体。在用于上述刻蚀过程的第一示例性配方中，压力为约80mTorr，源功率为约300W，CF4气体的流量为约30sccm(标准立方厘米每分钟)，CHF3气体的流量为约50sccm，O2气体的流量为约3sccm。在第二示例性配方中，压力为约80mTorr，源功率为约300W，CF4气体的流量为约30sccm，CHF3气体的流量为约50sccm，O2气体的流量为约2sccm。在第三示例性配方中，压力为约300mTorr，源功率为约400W，CF4气体的流量为约200sccm，CHF3气体的流量为约90sccm。如图2B所示，利用光刻胶图案24、垫氮化物层23和垫氧化物层22作为掩模刻蚀衬底21(例如硅衬底)，以形成多个用于器件隔离的上沟道25A。在此，图案化的衬底称为第一衬底，以附图标记21A表示。根据本专利技术的第一实施方案，分两步实施形成沟道的过程，每一沟道包括上沟道25A(参考图2B)和下沟道25B(参考图2C)，使得间隙填充绝缘层可以填充在沟道内而不产生空孔并且降低随后形成的凹陷图案的角状突起高度。该刻蚀过程的第一步骤利用产生大量聚合物的锥形刻蚀方法进行，使得上沟道25A的侧壁与衬底21A的上表面之间的角α1允许间隙填充上沟道25A的上部而不产生空孔。进行该刻蚀过程的第二步骤，使得在形成凹陷图案的角状突起的预定深度产生少量聚合物。因此，如图2C所示，下沟道25B的侧壁与衬底21A的上表面形成约90°的角α2，由此随后形成的凹陷图案的角状突起高度被最小化。下文中，将详细描述上述刻蚀过程的两个步骤。在此，刻蚀过程第一步骤和刻蚀过程第二步骤将分别称为“第一刻蚀过程”和“第二刻蚀过程”。参考图2B，硅衬底21利用光刻胶图案24、垫氮化物层23和垫氧化物层22作为掩模经历第一刻蚀过程，因而形成上沟道25A。如上所述，第一刻蚀过程产生大量聚合物。具体而言，利用产生聚合物的锥形刻蚀方法进行第一刻蚀过程。该锥形刻蚀方法使轮廓角α1小于约90°。如上所述，可以利用能够产生大量聚合物的反应等离子体即CHF基等离子体来实施锥形刻蚀方法本文档来自技高网...

【技术保护点】
一种制造半导体的方法，包括：刻蚀衬底至预定深度以形成具有锥形边缘的上沟道；刻蚀上沟道下方的衬底以形成具有大约垂直边缘的下沟道；形成位于上和下沟道内的器件隔离层；和刻蚀由上和下沟道限定的衬底有源区域至预定深度， 以形成用于栅极的凹陷图案。

【技术特征摘要】
KR 2005-9-29 10-2005-00915801.一种制造半导体的方法，包括刻蚀衬底至预定深度以形成具有锥形边缘的上沟道；刻蚀上沟道下方的衬底以形成具有大约垂直边缘的下沟道；形成位于上和下沟道内的器件隔离层；和刻蚀由上和下沟道限定的衬底有源区域至预定深度，以形成用于栅极的凹陷图案。2.权利要求1的方法，其中进行刻蚀形成上沟道的条件比进行刻蚀形成下沟道的条件产生更多的聚合物。3.权利要求1的方法，其中利用包括氟碳(CF)基气体的等离子体来进行刻蚀以形成上沟道。4.权利要求1的方法，其中进行刻蚀以形成上沟道，使得上沟道的锥形边缘与衬底上表面之间的角的范围在约70°-80°。5.权利要求4的方法，其中利用约300W-500W的源功率、约270Wb-约350Wb的偏压功率、CF基气体与氢氟碳(CHF)基气体的混合物气体和氩气(Ar)作为反应气体来进行刻蚀以形成上沟道。6.权利要求5的方法，其中CF基气体与CHF基气体以约1∶1-约1∶2的比率混合。7.权利要求5的方法，其中CF基气体包括四氟甲烷(CF4)，CHF基气体包括三氟甲烷(CHF3)。8.权利要求1的方法，其中在小锥度轮廓条件或垂直轮廓条件下进行刻蚀以形成下沟道。9.权利...

【专利技术属性】
技术研发人员：赵瑢泰，金殷美，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]