薄膜晶体管的制作方法技术

本发明专利技术的目的在于提供一种薄膜晶体管的制作方法，可利用一道光掩模同时定义源／漏极与轻掺杂漏极区，且仅利用一道干蚀刻即可完成具有栅极脚结构的栅极。因此，本发明专利技术可大幅减少具有栅极重叠结构轻掺杂漏极区的多晶硅薄膜晶体管的工艺步骤，如此一来，不但可达到减少多晶硅薄膜晶体管工艺的光掩模使用次数的目的，且由于工艺的步骤减少，因此可提升量产速度及增加成品率。

【技术实现步骤摘要】

本专利技术涉及一种薄膜晶体管的制造方法，特别是涉及一种具有栅极重叠轻掺杂漏极的。
技术介绍
薄膜晶体管(thin film transistor，TFT)为有源阵列型平面显示器常用的有源元件(active element)，用来驱动有源式液晶显示器(active matrix type liquidcrystal display)、有源式有机电激发光显示器(active matrix type organicelectroluminescent display)、影像传感器等装置。通常，依薄膜晶体管半导体硅膜层的组成，可将薄膜晶体管区分为多晶硅薄膜晶体管以及非晶硅薄膜晶体管。为了实现高精细度的元件与像素排列，多晶硅已逐渐取代非晶硅而成为薄膜晶体管技术的发展主流。为了进一步抑制多晶硅薄膜晶体管的漏电流以及增加薄膜晶体管的稳定性与可靠度，一种具有轻掺杂漏极区(LDD)的多晶硅薄膜晶体管亦被业界所提出。该具有LDD的多晶硅薄膜晶体管，在栅极下方的通道区两旁制作具轻度掺杂的区域。此外，为进一步降低源极/漏极端的电场及阻抗，因此，在多晶硅薄膜晶体管的工艺设计上，愈来愈倾向缩短通道区的范围，而具有栅极重叠结构(gate overlap、GO)LDD的多晶硅薄膜晶体管更是半导体技术上研究的重点。请参考图1a至1f，为显示一现有具有GOLDD结构的多晶硅薄膜晶体管的制作流程的剖面示意图。首先，请参阅图1a，形成一缓冲层11及一多晶硅层12于一基底10。接着，对该多晶硅层12进行一通道区掺杂工艺13，以形成通道区14，如图1b所示。请参照图1c所示，形成一图案化的第一光致抗蚀剂层15于该通道区14之上，并以该第一光致抗蚀剂层15作为掩模，进行一轻掺杂漏极(LDD)工艺16以形成轻掺杂漏极区17。接着，去除该第一光致抗蚀剂层15，并顺应性形成一栅极绝缘层18及第一导电层19，请参照图1d。接着，请参照图1e，利用一光刻蚀刻工艺图形化该第一导电层19，以形成一栅极20，其中该栅极20的两端与位于其下方的该轻掺杂漏极区17部份重叠。最后，利用该栅极20作为掩模，进行一重掺杂工艺21以将未被该栅极所覆盖的轻掺杂漏极区12转变成一源极/漏极区22，请参照图1f。此外，请参考图2a至2h，显示另一现有具有GOLDD结构的多晶硅薄膜晶体管的工艺。首先，请参阅图2a，形成一缓冲层51及一多晶硅层52于一基底50。接着，对该多晶硅层52进行一通道区掺杂工艺53，以形成通道区54，如图2b所示。请参照图2c所示，形成一栅极绝缘层55于该基底，并形成一第一栅极层56于该栅极绝缘层55上。接着，以该第一栅极层56作为掩模，进行一轻掺杂漏极(LDD)工艺57以形成轻掺杂漏极区58，请参照图2d。接着，请参照图2e，顺应性形成一导电层(未图示)于该第一栅极层56上，并利用一光刻蚀刻工艺图形化该导电层，以形成一第二栅极层59，其中该第二栅极层59的两端与位于其下方的该轻掺杂漏极区58部份重叠。最后，利用该第一栅极层56及第二栅极层59作为掩模，进行一重掺杂工艺60以将未被该栅极所覆盖的轻掺杂漏极区58转变成一源极/漏极区61，请参照图2f。上述的多晶硅薄膜晶体管工艺，皆需利用到两道黄光工艺，除了工艺步骤复杂外，且易容因黄光对位偏移的问题，导致元件效能较低，甚至发生短路。为了解决上述GOLDD薄膜晶体管其复杂工艺所造成的问题，一种只需一道光掩模的GOLDD薄膜晶体管制造方式亦被提出。首先，请参阅图3a，形成一缓冲层101及一多晶硅层102于一基底100。接着，对该多晶硅层102进行一通道区掺杂工艺103，以形成通道区104，如图3b所示。请参照图3c所示，顺应性形成一栅极绝缘层130、一第一导电层105及一第二导电层106。接着，形成一图形化的光致抗蚀剂层107于该第二导电层106之上，并利用该光致抗蚀剂层107对该第一导电层105及第二导电层106进行一干蚀刻步骤，形成第一栅极层108及一第二栅极层109，请参照图3d。接着，请参照图3e所示，对该第二栅极层109进行一湿蚀刻，移除第二栅极层109的侧壁，并露出两侧的第一栅极层108，即所谓的栅极脚(GateFoot)110。最后，请参照图3f所示，在移除该光致抗蚀剂层107后，利用该第二栅极层109与栅极脚110作为掩模，进行一重掺杂工艺111。在此步骤中，完全未被该第二栅极层109与栅极脚110覆盖的多晶硅层102，被转变成一源极/漏极区112。至于只被栅极脚110覆盖的多晶硅层102区域，由于该第一栅极层108产生的遮蔽效应，降低了杂离子的掺杂量，形成一轻掺杂漏极区113。上述的GOLDD薄膜晶体管工艺，虽然只需利用一道黄光工艺及一道掺杂工艺，然而其在形成栅极脚(Gate Foot)结构时，必需利用一干蚀刻及一湿蚀刻等两道栅极蚀刻工艺，由于干蚀刻及湿蚀刻的蚀刻条件完全不同，因此不仅增加工艺的复杂性，也大幅降低了量产速度。因此，在简化工艺复杂性的前提下，达到减少GOLDD薄膜晶体管工艺的掺杂次数及光掩模使用次数的目的，是目前薄膜晶体管工艺技术上亟需研究的重点。
技术实现思路
有鉴于此，本专利技术的目的在于提供一种具有栅极重叠轻掺杂漏极的，可利用一道光掩模及一掺杂工艺定义出源/漏极区及轻掺杂漏极区，且只需利用一干蚀刻步骤，即可完成具有栅极脚的栅极结构，如此一来可简化GOLDD薄膜晶体管所需的步骤，提升量产速度及增加成品率。本专利技术的技术特征之一，为在进行该栅极的干蚀刻工艺时，在主蚀刻(mainetching)阶段，可定义出栅极的所在位置，而在过蚀刻(over etching)阶段，形成该栅极脚结构。为达成本专利技术的上述目的，本专利技术所述的具有栅极重叠轻掺杂漏极的包括以下步骤。首先，提供一基底，并形成一图形化的多晶硅层于该基底之上。接着，依序顺应性形成一栅极绝缘层、一第一导电层、及一第二导电层于该多晶硅层之上。接着，形成一图形化光致抗蚀剂层于该第二导电层之上。接着，利用该图形化光致抗蚀剂层作为掩模，对该第一导电层及第二导电层进行一干蚀刻工艺，以形成一具有栅极脚结构的栅极；以及，利用该具有栅极脚结构的栅极作为掩模，对该多晶硅层进行一重度掺杂工艺，以形成一源/漏极区及一轻掺杂漏极区。其中，该干蚀刻工艺具有一主蚀刻阶段及一过蚀刻阶段，包含以下步骤在主蚀刻阶段，提供一反应气体及一偏压，并以该栅极绝缘层作为蚀刻停止层，各向异性蚀刻该第一导电层及第二导电层，以分别形成一第一栅极层及一第二栅极层；以及，在过蚀刻阶段，中止提供或调降该偏压，以该反应气体对该第二栅极层进行选择性蚀刻，露出两侧的第二栅极层。值得注意的是，在进行重度掺杂的步骤中，未被该栅极所覆盖的多晶硅层被转换成源/漏极区，而被该栅极脚所覆盖的多晶硅层，由于第一栅极层的遮蔽效应，降低了杂离子的掺杂量，形成轻掺杂漏极区。为使本专利技术的目的、特征能更明显易懂，下文特举优选实施例，以下配合附图以及优选实施例，以更详细地说明本专利技术。附图说明图1a至1f为显示一现有具有GOLDD结构的多晶硅薄膜晶体管制作的剖面流程示意图。图2a至2f为显示另一现有具有GOLDD结构的多晶硅薄膜晶体管的剖面流程示意图。图3a至3f为显示另一现有具有GOLDD结构的多晶硅薄膜晶体管制作本文档来自技高网...

【技术保护点】
一种薄膜晶体管的制作方法，包括：提供一基底，并形成一图形化的多晶硅层于该基底之上；依序顺应性形成一栅极绝缘层、一第一导电层、及一第二导电层于该多晶硅层之上；形成一图形化光致抗蚀剂层于该第二导电层之上；利用该图 形化光致抗蚀剂层作为掩模，对该第一导电层及第二导电层进行一干蚀刻工艺，以形成一具有栅极脚结构的栅极；以及利用该具有栅极脚结构的栅极作为掩模，对该多晶硅层进行一重度掺杂工艺，以形成一源／漏极区及一轻掺杂漏极区，其中，该干蚀刻工 艺具有一主蚀刻阶段及一过蚀刻阶段，包含以下步骤：在主蚀刻阶段，提供一反应气体及一偏压，并以该栅极绝缘层作为蚀刻停止层，各向异性蚀刻该第一导电层及第二导电层，以分别形成一第一栅极层及一第二栅极层；以及在过蚀刻阶段，中止提供或调 降该偏压，以该反应气体对该第二栅极层进行选择性蚀刻，露出两侧的第二栅极层。

【技术特征摘要】
1.一种薄膜晶体管的制作方法，包括提供一基底，并形成一图形化的多晶硅层于该基底之上；依序顺应性形成一栅极绝缘层、一第一导电层、及一第二导电层于该多晶硅层之上；形成一图形化光致抗蚀剂层于该第二导电层之上；利用该图形化光致抗蚀剂层作为掩模，对该第一导电层及第二导电层进行一干蚀刻工艺，以形成一具有栅极脚结构的栅极；以及利用该具有栅极脚结构的栅极作为掩模，对该多晶硅层进行一重度掺杂工艺，以形成一源/漏极区及一轻掺杂漏极区，其中，该干蚀刻工艺具有一主蚀刻阶段及一过蚀刻阶段，包含以下步骤在主蚀刻阶段，提供一反应气体及一偏压，并以该栅极绝缘层作为蚀刻停止层，各向异性蚀刻该第一导电层及第二导电层，以分别形成一第一栅极层及一第二栅极层；以及在过蚀刻阶段，中止提供或调降该偏压，以该反应气体对该第二栅极层进行选择性蚀刻，露出两侧的第二栅极层。2.如权利要求1所述的薄膜晶体管的制作方法，其中在形成该多晶硅层于该基底之前，还包括形成一缓冲层于该基底上。3.如权利要求1所述的薄膜晶体管的制作方法，其中在进行重度掺杂的步骤中，未被该栅极所覆盖的多晶硅层形成该源/漏极区。4.如权利要求1所述的薄膜晶体管的制作方法，其中在进行重度掺杂的步骤中，被该栅极脚所覆盖的多晶硅层形成轻掺杂漏极区。5.如...

【专利技术属性】
技术研发人员：张世昌，方俊雄，蔡耀铭，
申请(专利权)人：统宝光电股份有限公司，
类型：发明
国别省市：71[中国|台湾]