高压金属氧化物半导体元件及其制造方法技术

一种高压金属氧化物半导体元件，包括衬底、Ｎ型外延层、隔离结构、栅介电层、栅极、Ｎ型漏极区、Ｐ型井区、Ｎ型源极区、第一Ｎ型井区及埋入式Ｎ型掺杂区。第一Ｎ型井区设置于隔离结构下方及栅极一侧的Ｎ型外延层中，且第一Ｎ型井区与Ｎ型漏极区有重叠区域。埋入式Ｎ型掺杂区设置于Ｎ型外延层下方的衬底中且与第一Ｎ型井区相连接。

【技术实现步骤摘要】

本专利技术涉及一种半导体元件，尤其涉及一种高压金属氧化物半导体元件。
技术介绍
当金属氧化物半导体元件尺寸日益缩小时，随之缩短的沟道长度(channel length)会使得晶体管的操作速度变快，但因沟道缩短而衍生的问题也会日益严重，即所谓的短沟道效应(short channel effect)。若施加的电压不变，而晶体管的沟道长度缩短，根据电场＝电压/长度的公式可以得知，沟道内的电子的能量将会藉由电场加速而提升，进而增加电击穿(electricalbreakdown)的情形；反之电场的强度增加，也会使得沟道内的电子能量提高，同样会产生电击穿的现象。对于处理高电压能力的功率元件应用上，双扩散金属氧化物半导体晶体管(Double-diffused MOS，DMOS)是相当受到重视的。DMOS元件常见的有横向双扩散金属氧化物半导体晶体管元件(Lateral Double-diffused MOS，LDMOS)及垂直双扩散金属氧化物半导体晶体管元件(VerticalDouble-diffused MOS，VDMOS)。图1所绘示为现有一种LDMOS元件的剖面图。请参照图1，LDMOS元件包括衬底100、场氧化层102、栅介电层104、栅极106、N型漂移区108、N型漏极区110、P型井区112及N型源极区114。衬底100为N型衬底(P-substrate)，场氧化层102设置于衬底100中。栅介电层104，设置于衬底100上且与场氧化层102相邻。栅极106设置于栅介电层104与部分场氧化层102上。N型漂移区108设置于场氧化层102下方的衬底100中。N型漏极区110设置于栅极106靠近场氧化层102的一侧的衬底100中。P型井区112设置于栅极106另一侧的衬底100中。N型源极区114设置于P型井区112中。LDMOS元件为了达到高电压的需求，将N型漂移区108浓度变淡，但此种方法提高电压有限，并且会降低驱动电流。图2所绘示为现有一种VDMOS元件的剖面图。请参照图2，VDMOS元件包括衬底200、N型外延层202、栅介电层204、栅极206、N型源极区208、P型井区210、绝缘层212。衬底200为N型衬底，N型外延层202设置于衬底200上。栅介电层204设置于N型外延层202上。栅极206设置于栅介电层204上。N型源极区208设置于栅极206两侧的P型井区210中。绝缘层212覆盖栅极206。VDMOS元件在P型井区210之间的等电位变动很大，因此使现有的VDMOS元件的击穿电压降低，最高仅能操作在60～100V之间，故对于需要更高电压操作的功率应用上将是一大限制。传统的DMOS元件，不论是LDMOS元件或是VDMOS对于提高击穿(breakdown)电压的能力有限。此外，传统的DMOS元件具有高的导通电阻(ON-resistance，RON)也是另外一个亟待解决的问题。
技术实现思路
有鉴于此，本专利技术的目的是提供一种高压金属氧化物半导体元件，其具有较低的导通电阻。本专利技术的再一目的是提供一种高压金属氧化物半导体元件的制造方法，可制造出具有高击穿电压的高压金属氧化物半导体元件。本专利技术提出一种高压金属氧化物半导体元件，包括衬底、N型外延层、隔离结构、栅介电层、栅极、N型漏极区、P型井区、N型源极区、第一N型井区及埋入式N型掺杂区。N型外延层设置于衬底上。隔离结构设置于N型外延层中。栅介电层设置于N型外延层上且与隔离结构相邻。栅极设置于栅介电层与部分隔离结构上。N型漏极区设置于栅极靠近隔离结构的一侧的N型外延层中。P型井区设置于栅极另一侧的N型外延层中。N型源极区设置于P型井区中。第一N型井区设置于隔离结构下方及栅极一侧的N型外延层中，且第一N型井区与N型漏极区有重叠区域。埋入式N型掺杂区设置于N型外延层下方的衬底中且与第一N型井区相连接。依照本专利技术的一优选实施例所述，在上述的高压金属氧化物半导体元件中，还包括N型漂移区，设置于隔离结构下方的N型外延层中。依照本专利技术的一优选实施例所述，在上述的高压金属氧化物半导体元件中，N型漂移区的掺杂浓度大于第一N型井区的掺杂浓度。依照本专利技术的一优选实施例所述，在上述的高压金属氧化物半导体元件中，还包括第二N型井区，设置于栅极靠近隔离结构的一侧的N型外延层中并与埋入式N型掺杂区相连接，且第二N型井区与N型漏极区有重叠区域。依照本专利技术的一优选实施例所述，在上述的高压金属氧化物半导体元件中，第二N型井区的掺杂浓度大于N型漂移区的掺杂浓度，且N型漂移区的掺杂浓度大于第一N型井区的掺杂浓度。依照本专利技术的一优选实施例所述，在上述的高压金属氧化物半导体元件中，还包括第二N型井区，设置于栅极靠近隔离结构的一侧的N型外延层中并与埋入式N型掺杂区相连接，且第二N型井区与N型漏极区有重叠区域。依照本专利技术的一优选实施例所述，在上述的高压金属氧化物半导体元件中，第二N型井区的掺杂浓度大于第一N型井区的掺杂浓度。依照本专利技术的一优选实施例所述，在上述的高压金属氧化物半导体元件中，隔离结构包括场氧化层。本专利技术提出一种高压金属氧化物半导体元件的制造方法，首先提供一衬底。接着，于衬底中形成埋入式N型掺杂区。然后，于衬底上形成N型外延层。接下来，于N型外延层中形成第一N型井区，且第一N型井区与埋入式N型掺杂区相连接。之后，于第一N型井区中形成隔离结构。然后，于N型外延层上形成栅介电层。随后，于栅介电层及部分隔离结构上形成栅极。再者，于部分栅极下方及栅极远离隔离结构的一侧的N型外延层中形成P型井区。接着，于栅极靠近隔离结构的一侧的N型外延层中形成N型漏极区，并于P型井区中形成N型源极区。依照本专利技术的一优选实施例所述，在上述的高压金属氧化物半导体元件的制造方法中，还包括于隔离结构下方的N型外延层中形成N型漂移区。依照本专利技术的一优选实施例所述，在上述的高压金属氧化物半导体元件的制造方法中，N型漂移区的掺杂浓度大于第一N型井区的掺杂浓度。依照本专利技术的一优选实施例所述，在上述的高压金属氧化物半导体元件的制造方法中，还包括于栅极靠近隔离结构的一侧的N型外延层中形成第二N型井区，而第二N型井区与埋入式N型掺杂区相连接，且第二N型井区与N型漏极区有重叠区域。依照本专利技术的一优选实施例所述，在上述的高压金属氧化物半导体元件的制造方法中，第二N型井区的掺杂浓度大于N型漂移区的掺杂浓度，且N型漂移区的掺杂浓度大于第一N型井区的掺杂浓度。依照本专利技术的一优选实施例所述，在上述的高压金属氧化物半导体元件的制造方法中，还包括于栅极靠近隔离结构的一侧的N型外延层中形成第二N型井区，而第二N型井区与埋入式N型掺杂区相连接，且第二N型井区与N型漏极区有重叠区域。依照本专利技术的一优选实施例所述，在上述的高压金属氧化物半导体元件的制造方法中，第二N型井区的掺杂浓度大于第一N型井区的掺杂浓度。依照本专利技术的一优选实施例所述，在上述的高压金属氧化物半导体元件的制造方法中，P型井区包括在形成栅极之前或形成栅极之后形成。依照本专利技术的一优选实施例所述，在上述的高压金属氧化物半导体元件的制造方法中，隔离结构包括场氧化层。依照本专利技术的一优选实施例所述，在上述的高压金属氧化物半导体元件的制造方法中，场氧化层的形成方法包括热氧化法。由于本专利技术所本文档来自技高网...

【技术保护点】
一种高压金属氧化物半导体元件，包括：一衬底；一Ｎ型外延层，设置于该衬底上；一隔离结构，设置于该Ｎ型外延层中；一栅介电层，设置于该Ｎ型外延层上且与该隔离结构相邻；一栅极，设置于该栅介电层与部分该隔离结构 上；一Ｎ型漏极区，设置于该栅极靠近该隔离结构的一侧的该Ｎ型外延层中；一Ｐ型井区，设置于该栅极另一侧的该Ｎ型外延层中；一Ｎ型源极区，设置于该Ｐ型井区中；一第一Ｎ型井区，设置于该隔离结构下方及该栅极一侧的该Ｎ型外 延层中，且该第一Ｎ型井区与该Ｎ型漏极区有重叠区域；以及一埋入式Ｎ型掺杂区，设置于该Ｎ型外延层下方的该衬底中且与该第一Ｎ型井区相连接。

【技术特征摘要】
1.一种高压金属氧化物半导体元件，包括一衬底；一N型外延层，设置于该衬底上；一隔离结构，设置于该N型外延层中；一栅介电层，设置于该N型外延层上且与该隔离结构相邻；一栅极，设置于该栅介电层与部分该隔离结构上；一N型漏极区，设置于该栅极靠近该隔离结构的一侧的该N型外延层中；一P型井区，设置于该栅极另一侧的该N型外延层中；一N型源极区，设置于该P型井区中；一第一N型井区，设置于该隔离结构下方及该栅极一侧的该N型外延层中，且该第一N型井区与该N型漏极区有重叠区域；以及一埋入式N型掺杂区，设置于该N型外延层下方的该衬底中且与该第一N型井区相连接。2.如权利要求1所述的高压金属氧化物半导体元件，还包括一N型漂移区，设置于该隔离结构下方的该N型外延层中。3.如权利要求2所述的高压金属氧化物半导体元件，其中该N型漂移区的掺杂浓度大于该第一N型井区的掺杂浓度。4.如权利要求2所述的高压金属氧化物半导体元件，还包括一第二N型井区，设置于该栅极靠近该隔离结构的一侧的该N型外延层中并与该埋入式N型掺杂区相连接，且该第二N型井区与该N型漏极区有重叠区域。5.如权利要求4所述的高压金属氧化物半导体元件，其中该第二N型井区的掺杂浓度大于该N型漂移区的掺杂浓度，且该N型漂移区的掺杂浓度大于该第一N型井区的掺杂浓度。6.如权利要求1所述的高压金属氧化物半导体元件，还包括一第二N型井区，设置于该栅极靠近该隔离结构的一侧的该N型外延层中并与该埋入式N型掺杂区相连接，且该第二N型井区与该N型漏极区有重叠区域。7.如权利要求6所述的高压金属氧化物半导体元件，其中该第二N型井区的掺杂浓度大于该第一N型井区的掺杂浓度。8.如权利要求6所述的高压金属氧化物半导体元件，其中该隔离结构包括一场氧化层。9.一种高压金属氧化物半导体元件的制造方法，包括提供一衬底；于该衬底中形成一埋入式N型掺杂区；于该衬底上形成一N型外延层；于该N型外延层中...

【专利技术属性】
技术研发人员：李治华，陈铭逸，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]