半导体结构及制造鳍式场效应晶体管器件的方法技术

ＦｉｎＦＥＴ及其制造方法包括在半导体鳍的沟道区上形成的栅电极。所述半导体鳍具有一晶体取向和轴向特定压阻系数。在所述方法中，形成具有固有应力的栅电极，通过确定所述固有应力影响并且优选优化沟道区内的载流子迁移率。为了达到这一目的，所述固有应力优选在所述栅电极和所述半导体鳍沟道区内提供补偿所述轴向特定压阻系数的诱发轴向应力。

【技术实现步骤摘要】

本专利技术总体上涉及半导体结构内的物理应力。更具体而言，本专利技术涉及包括至少一个finFET(鳍式场效应晶体管)的半导体结构内的物理应力诱发的电荷载流子迁移率的变化。
技术介绍
半导体设计和开发的最新进展包括将外加物理应力引入到半导体器件组件中。外加物理应力经常引起载流子迁移率的变化。具体而言，电荷载流子迁移率提高通常带来半导体器件性能的提高。有很多证实应力在半导体器件内引起性能增强的例子。例如，Chidambarrao等人在美国公开文本No.2005/0130358提出了一种在半导体结构内部形成互补应力水平的互补finFET器件的方法，。所述方法在所述互补finFET器件中采用单独的基体材料作为形成硅外延鳍侧壁沟道层(finsidewall channel layer)的衬底。此外，通过半导体结构内部各个不同位置处的压缩应力或伸张应力提供载流子迁移率变化的其他例子也是已知的。典型地，n-FET和p-FET器件不同地对压缩和伸张应力做出响应，因为压阻系数通常作为几个变量的函数而不同，所述变量包括但不限于半导体衬底掺杂和晶体取向。因此，经常需要对n-FET和p-FET器件内的受应力结构进行特别的设计和优化。半导体设计和开发的趋势在于以更小的尺寸实现持续增强的性能。因此，对相应地提供具有增强的性能的半导体器件的新结构和新方法的需求将持续存在。出于这一原因，半导体器件内的有物理应力的结构的使用很可能持续下去。有利地利用物理应力来增强半导体器件性能的新型半导体器件和制造方法是合乎需要的。
技术实现思路
本专利技术提供了一种具有增强性能的finFET结构。本专利技术还提供了一种制造所述结构的方法。根据本专利技术，所述半导体结构包括衬底，所述衬底包括至少一个半导体鳍，所述半导体鳍具有一晶体学取向和轴向特定压阻系数。所述结构还包括覆盖所述半导体鳍内的沟道区的栅电极。在所述结构之内，所述栅电极和沟道区具有与所述轴向特定压阻系数相关的特定应力。仍然根据本专利技术，所述方法首先提供了一种其上设有至少一个半导体鳍的衬底。所述方法还提供了在所述半导体鳍内的沟道区上形成栅电极。在所述方法中，形成具有固有应力的栅电极，通过确定所述固有应力影响沟道区内的载流子迁移率。本专利技术的实施例所指的半导体鳍是从具有(001)方向的硅表面蚀刻得到的硅半导体鳍。由此得到了具有下述晶体取向的硅半导体鳍纵向(110)、横向(001)、垂直方向(1-10)。根据这些硅结晶取向的固有压阻系数，本专利技术提供了根据需要形成具有大约500到大约1500兆帕(MPa)，更优选为大约1200到1500MPa的固有伸张应力的栅电极。这样的固有伸张应力优化了半导体鳍沟道区内的电荷载流子迁移率。本专利技术不局限于所公开的实施例。相反，本领域技术人员可以容易地试验出半导体鳍的可选晶体学取向和半导体材料组分，以确定压阻系数。在这些压阻系数的基础上，可以导出具体的固有栅极应力，以优化半导体器件的半导体鳍沟道区内的载流子迁移率。所述半导体器件可以是finFET器件，但是本专利技术不限于此。附图说明图1到图4是说明形成根据本专利技术的实施例的finFET的渐进阶段的结果的一系列示意性横截面图。图5是对应于图4的示意性横截面图的示意性平面图。图6和图7示出了finFET器件内由形成固有伸张应力为1500MPa的带有栅电极的finFET器件而产生的垂直应力和横向应力的一对应力拓扑曲线图。图8示出了finFET器件中的半导体鳍内部的横向应力和垂直应力的曲线图，其作用在于总结图6和图7中给出的信息。具体实施例方式本专利技术提供了一种finFET结构及其制造方法。所述结构和方法采用由具有固有应力的材料形成的栅电极，通过确定所述固有应力来影响(最好是优化)finFET结构的半导体鳍沟道区内的载流子迁移率。载流子迁移率的确定涉及对针对半导体鳍的具体晶体取向的轴向特定固有压阻系数的量值和范围(dimensions)的分析。固有应力产生轴向特定应力(在栅电极和沟道区内)，所述轴向特定应力与轴向特定(axially specific)压阻系数相关(优选对其予以补偿)。从下述实施例和实例可以看到，对于由(001)单晶硅表面形成的半导体鳍而言，希望得到具有大约500到大约1500MPa的固有伸张应力的栅电极。在利用栅电极内的此类固有伸张应力时，半导体鳍沟道区具有由栅电极在其内诱发的增强的伸张垂直应力和增强的压缩横向应力。沟道区内的上述类型的诱发应力(即伸张和压缩应力)对n-finFET都是有益的。增强的伸张垂直应力对p-finFET也是有益的，但是p-finFET几乎不受增强的压缩横向应力的影响。本领域技术人员应当理解，本专利技术中采用的半导体“鳍”是指在衬底上沿边缘(edgewise)设置的比较窄(即，大约0.01到大约0.30微米，优选为大约0.01到大约0.03微米)的半导体材料层。所述鳍可以具有任选的介电帽盖层，所述介电帽盖层也可以增强其物理稳定性。在“finFET”器件内，至少采用半导体鳍的侧壁，有时也采用半导体鳍的顶部作为沟道区。沟道区通常被跨在半导体鳍上的“n”字形栅电极覆盖，但是，finFET栅电极并不限于这一具体形状。就finFET提供了优异的由双栅极效应引起的短沟道效应这一方面而言，finFET较常规平面场效应晶体管具有优势。FinFET还提供了垂直侧壁沟道区，而常规场效应晶体管通常只能提供平面水平沟道区。通过提高形成于衬底上的半导体鳍的高度，可以在不牺牲finFET器件的空间密度(aerialdensity)的情况下，提供具有提高的沟道尺寸的finFET器件。而凭借常规平面场效应晶体管则无法实现类似的优点。通常，半导体鳍的沟道长度(纵向，由栅极线宽界定)和沟道宽度(横向，由鳍高界定，也有可能由厚度界定)每者均比最小鳍线宽(垂直方向)大得多。下述实施例以finFET为背景对本专利技术进行了举例说明，所述finFET采用的绝缘体上硅半导体衬底提供了特定硅半导体鳍晶体学取向。但是本专利技术不限于此。本专利技术还适用于位于块体半导体衬底，以及其他绝缘体上半导体衬底上的finFET器件。本专利技术还适用于由诸如但不限于硅-锗合金的其他半导体材料和化合物半导体材料形成的finFET，所述材料显示出了与晶轴相关的压阻效应(piezoresistance effect)。图1到图4是说明制造根据本专利技术的实施例的finFET结构的渐进阶段的结果的一系列示意性横截面图。图1示出了半导体衬底10。掩埋绝缘体层12位于半导体衬底10上。掩埋绝缘体层12可以是晶态或非晶态氧化物或氮化物，氧化物是高度优选的。半导体表面层14位于掩埋绝缘体层12上。半导体表面层14通常为硅半导体表面层。作为总体，上述三个层构成了绝缘体上硅半导体衬底。其可以采用诸如离子注入和退火(即SIMOX工艺)的常规工艺或通过层转移工艺形成。半导体衬底10通常为硅半导体衬底，但是本专利技术对其不作要求。此外，掩埋绝缘体层12通常为掩埋的氧化硅层。半导体表面层14通常具有大约500到大约2000埃的厚度，所述厚度可以是制造衬底的过程中所采用的工艺的直接结果，也可以是采用诸如氧化和蚀刻的减薄步骤得到的。图1还示出了位于半导体表面层14上的焊盘介电层16和与焊盘介电层16对准的硬掩模层18。典型本文档来自技高网...

【技术保护点】
一种半导体结构，包括：包括至少一个半导体鳍的衬底，所述半导体鳍具有一晶体学取向和轴向特定压阻系数；以及覆盖所述半导体鳍内的沟道区的栅电极，其中，所述栅电极和所述沟道区具有与所述轴向特定压阻系数相关的轴向特定应力。

【技术特征摘要】
US 2005-11-3 11/163,9081.一种半导体结构，包括包括至少一个半导体鳍的衬底，所述半导体鳍具有一晶体学取向和轴向特定压阻系数；以及覆盖所述半导体鳍内的沟道区的栅电极，其中，所述栅电极和所述沟道区具有与所述轴向特定压阻系数相关的轴向特定应力。2.根据权利要求1所述的结构，其中，所述衬底包括体半导体衬底。3.根据权利要求1所述的结构，其中，所述衬底包括绝缘体上半导体半导体衬底。4.根据权利要求1所述的结构，其中，所述轴向特定应力补偿所述轴向特定压阻系数。5.根据权利要求1所述的结构，其中，所述半导体鳍包括硅半导体鳍。6.根据权利要求5所述的结构，其中，所述半导体鳍包括单一硅半导体材料。7.根据权利要求6所述的结构，其中，所述晶体学取向为纵向(110)、横向(001)和垂直方向(1-10)。8.一种制造鳍式场效应晶体管器件的方法，包括提供包括至少一个半导体鳍的衬底；以及在所述半导体鳍内的沟道区上形成栅电极，其中，所述栅电极具有固有应力，通过确定所述固有应力影响所述沟道区内的电荷载流子迁移率。9.根据权利要求8所述的方法，其中，通过确定所述固有应...

【专利技术属性】
技术研发人员：杜雷赛蒂奇达姆巴拉奥，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]