半导体结构的形成方法及半导体结构技术

本发明专利技术提供一种半导体结构的形成方法及半导体结构，包括：提供一半导体基底；形成一介电层于该半导体基底上；通过化学气相沉积法形成一附着层于该介电层上，其中该附着层包括一过渡层形成在该介电层上，且该过渡层至少具有一自该过渡层的底部至顶部逐渐改变的特性；形成一低介电常数介电层于该附着层上，且该低介电常数介电层与该附着层在相同腔室中形成；以及形成一镶嵌开口在该低介电常数介电层中。本发明专利技术所述的半导体结构的形成方法及半导体结构，可使低介电常数介电层及其下层之间的附着力获得改善，并因此减少破裂及／或剥离的问题发生。

【技术实现步骤摘要】

本专利技术是有关于一种集成电路制程，且特别有关于一种可改善低介电常数(low-k)介电(dielectric)层的附着力(adhesion)的方法。
技术介绍
当半导体工业的发展趋势朝向集成电路(IC)需具备更高的性能及功能时，构成集成电路的元件的密度需增加，且元件的尺寸及各元件的间距需缩减。过去，上述的缩减只受到光学光刻技术的限制，然而，当元件需缩小到更小的尺寸时，则产生了新的限制因素，例如，对于两个相邻的导电线路而言，当导体之间的距离减少，则产生的电容值会增加(电容值是绝缘材料的介电常数除以导体间距的函数)。电容值的增加将导致导体间电容耦合的增加、耗能的增加以及电阻电容(RC)时间常数的增加。因此，集成电路性能及功能的改善取决于介电材料的发展，形成介电层的介电材料需具有小于目前常用的氧化硅的介电常数(k)，以有效减少电容值。随着集成电路元件尺寸越来越小，急需可有效降低电容值的超低介电常数(ultra low-k)介电材料。目前，具有低介电常数的新材料(或称低介电常数介电值)因在半导体晶片中作为绝缘体，已受到广泛的研究。低介电常数材料有助于集成电路中元件的尺寸可进一步降低。于传本文档来自技高网...

【技术保护点】
一种半导体结构的形成方法，其特征在于，该半导体结构的形成方法包括：提供一半导体基底；形成一介电层于该半导体基底上；通过化学气相沉积法形成一附着层于该介电层上，其中该附着层包括一过渡层形成在该介电层上，且该过渡层至少具 有一自该过渡层的底部至顶部逐渐改变的特性；形成一低介电常数介电层于该附着层上，且该低介电常数介电层与该附着层在相同腔室中形成；以及形成一镶嵌开口在该低介电常数介电层中。

【技术特征摘要】
US 2006-4-24 11/409,6581.一种半导体结构的形成方法，其特征在于，该半导体结构的形成方法包括提供一半导体基底；形成一介电层于该半导体基底上；通过化学气相沉积法形成一附着层于该介电层上，其中该附着层包括一过渡层形成在该介电层上，且该过渡层至少具有一自该过渡层的底部至顶部逐渐改变的特性；形成一低介电常数介电层于该附着层上，且该低介电常数介电层与该附着层在相同腔室中形成；以及形成一镶嵌开口在该低介电常数介电层中。2.根据权利要求1所述的半导体结构的形成方法，其特征在于，该特性包括碳浓度、氧浓度、硅浓度及其组合。3.根据权利要求1所述的半导体结构的形成方法，其特征在于，该附着层及该低介电常数介电层是通过等离子增强化学气相沉积法形成。4.根据权利要求1所述的半导体结构的形成方法，其特征在于，在形成该过渡层之前另包括形成一起始层，其中形成该起始层的制程条件逐渐的调整至与形成该过渡层的底部的制程条件相同，并且形成该过渡层的顶部的制程条件与形成该低介电常数介电层的制程条件相同。5.根据权利要求1所述的半导体结构的形成方法，其特征在于，在形成该过渡层期间打开等离子。6.一种半导体结构的形成方法，其特征在于，该半导体结构的形成方法包括提供一半导体基底；形成一蚀刻停止层于该半导体基底上；通过化学气相沉积法在一腔室中形成一起始层于该蚀刻停止层...

【专利技术属性】
技术研发人员：蔡方文，陈奕伊，吴振诚，林志隆，包天一，郑双铭，余振华，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]