具有凹陷栅极的半导体器件及其制造方法技术

一种具有凹陷栅极的半导体器件，包括：具有凹陷的半导体衬底；用于栅极电极的导电图案，填充该凹陷并且具有突出高于该半导体衬底表面的延伸部分；外延半导体层，具有布置于该半导体衬底之上的上表面；以及栅极绝缘层，所述栅极绝缘层配置于该外延半导体层与该导电图案之间以及该半导体衬底与该导电图案之间。此外，公开了一种制造该半导体器件的方法。

【技术实现步骤摘要】

本专利技术涉及一种半导体器件，以及更具体而言，涉及一种具有凹 陷栅极的半导体器件及一种制造该半导体器件的方法。
技术介绍
最近，随着半导体存储器件的高度集成，器件的尺寸缩小及图案 变得较细。由于器件的尺寸变得较小，因此栅极沟道长度亦减少，以 致于信息的操作速度或输入\输出速率因短沟道效应、热载流子效应等 所造成的漏电流而变得较慢。为了防止此现象，已提出用以确保沟道长度的各种构造的凹陷栅 极。其中，球形凹陷栅极在近年来已被实际使用且被积极地研究，因 为它具有可有效确保通道长度的优点。球形凹陷栅极设置为具有垂直 形状的上部及球形形状的下部。图1说明用以表示制造在半导体器件中的凹陷栅极的典型方法的 剖面图。在半导体衬底11的预定区域中形成器件隔离结构12以限定 有源区及场区域。选择性地蚀刻有源区的半导体衬底11以形成球形凹 陷13。球形凹陷13具有垂直的上部分3A及球形下部13B。在半导体 衬底11上形成栅极绝缘层14,其中在半导体衬底11处形成有球形凹 陷13。在栅极绝缘层14上成栅极导电层，使得栅极导电层被填入球 形凹陷13内且突出高于半导体衬底11的上表面。在此，该栅极导电 层包括连续堆叠的多晶硅多晶硅层15及金属或金属硅化物层16。如以上所述，球形凹陷栅极是用以加宽沟道长度。然而，因为球 形凹陷13的垂直的上部13A较窄，而该球形下部13B是圆形的，所 以无法完全将多晶硅多晶硅层15填入球形部分13B，以致于在多晶硅多晶硅层15中出现接缝(seam ) A。此外，使用各向同性蚀刻工艺以形成球形凹陷13的球形下部13B, 这导致另一局限:在垂直的上部13A与球形部分13B接合处具有尖锐 部分B。尖锐部分B对器件特性具有不利影响，例如栅极绝缘层14 的变坏。图2说明用以表示依据该典型方法之局限的透射电子显微镜 (TEM)显微图。可能无法完全将多晶硅层填入凹陷，因而在多晶硅层 中出现接缝。
技术实现思路
公开内容的实施方案是关于提供一种具有凹陷栅极的半导体器件 及一种制造该半导体器件的方法，其可防止在沉积用于栅极电极的导 电图案时至少部分由于浅凹陷而出现接缝，并且尽管存在该浅凹陷仍 可通过使用外延半导体层以确保高度集成器件所需的足够沟道长度。依据该公开内容的一些方面，提供一种具有凹陷栅极的半导体器 件，包括:具有凹陷的半导体衬底;用于栅极电极的导电图案，其填充 凹陷及具有突出高于半导体衬底表面的延伸部分;外延半导体层，具有 上表面并且布置在半导体衬底之上;以及栅极绝缘层，布置在外延半导 体层与导电图案之间及半导体衬底与导电图案之间。依据其它实施方案，提供一种制造具有凹陷栅极的半导体器件的 方法，该方法包括:在半导体衬底中形成一凹陷，其中半导体衬底具有 上表面;在凹陷的表面上形成第一栅极绝缘层;形成用于栅极电极的导 电图案，其中导电图案填充凹陷及具有突出高于半导体衬底的上表面 的延伸部分;在导电图案的延伸部分的侧表面上形成第二栅极绝缘层; 以及在半导体衬底上外延生长半导体层至导电图案的上表面。依据其它实施方案，提供一种制造具有凹陷栅极的半导体器件的 方法，该方法包括:在半导体衬底中形成凹陷，其中半导体衬底具有上 表面;在凹陷的表面上形成第一栅极绝缘层;以及形成用于栅极电极的导 电图案，其中导电图案填充凹陷及具有突出高于半导体衬底的上表面的 延伸部分。依据其它实施方案，提供一种具有凹陷栅极的半导体器件，包含: 具有凹陷的半导体衬底;以及用于栅极电极的导电图案，其填充凹陷并具有突出高于半导体衬底的表面的延伸部分。 附图说明图1说明用以表示制造在半导体器件中的凹陷栅极的典型方法的 剖面图。图2说明用以表示该典型方法的局限的透射电子显微镜(TEM)显图3说明依据该公开内容的一些实施方案的半导体器件的凹陷栅 极结构剖面图。图4A至4F说明用以表示依据该公开内容的一些实施方案制造在半导体装中凹陷栅极的方法的剖面图。 具体实施例方式图3说明依据一些实施方案的半导体器件的凹陷栅极结构剖面 图。在半导体衬底21中设置器件隔离结构22以限定有源区。在半导 体衬底21中形成凹陷23。在半导体村底21上设置栅极电极导电图案 25C，使得栅极电极导电图案25C填充凹陷23,其中栅极电极导电图 案25C具有突出高于半导体衬底21的表面的延伸部分。在所得结构(包 括栅极电极导电图案25C)上设置外延半导体层28,使得外延半导体层 28的上表面与栅极电极导电图案25C的上表面一样高。外延半导体层 28形成有至少约100A的厚度。在外延半导体层28与栅极电极导电图 案25C间及在半导体衬底21与栅极电极导电图案25C间形成栅极绝 缘层。更具体地，栅极绝缘层配置有设置在半导体衬底21与栅极电极 导电图案25C之间的第一氧化物层24以及设置在外延半导体层28与 栅极电极导电图案25C之间的第二氧化物层27。优选的是，半导体衬底21及外延半导体层28的每一个均可以由 硅形成，以及栅极电极导电图案25C可以由多晶硅多晶硅形成。此夕卜， 可以在栅极电极导电图案25C上额外地设置用于栅极电极的金属或金 属硅化物层30。例如该金属或金属硅化物层30可以包括鵠层或硅化 鴒层。如以上所述，依据一些实施方案的凹陷栅极结构具有比典型凹陷栅极结构更浅的凹陷。因此，当沉积该导电图案于凹陷中时，不会有 诸如接缝的缺陷。此外， 一些实施方案使用用以确保沟道长度的外延半导体层。因此，针对沟道提供邻近栅极电极导电图案25C的外延半 导体层28。图4A至4F说明用以表示依据一些实施方案制造图3所示的凹陷 栅极的方法剖面图。参考图4A，使用浅槽隔离(STI)工艺在半导体衬底21(例如:硅衬底) 的预定区域中形成器件隔离结构22。器件隔离结构22限定将用以形 成晶体管的有源区。随后，利用典型凹陷掩模及蚀刻过程以在半导体 衬底21中形成凹陷23。在一些实施方案中，凹陷23可以形成为圆型 凹陷，以及线宽可以是至少35nm或更大。此外，非晶碳可以在凹陷 掩模及蚀刻过程中用做硬掩模。之后，沿着半导体村底21的表面形成 第一栅极绝缘层24,其中在该半导体衬底21处形成有凹陷23。第一 栅极绝缘层24可以使用热氧化、干氧化或湿氧化由氧化物形成，并且 它可以具有约100A的厚度。参考图4B,在第一栅极绝缘层24上沉积导电层例如多晶硅层， 之后，实施栅极掩模及蚀刻过程以形成角(angular)导电图案25A， 该角导电图案25A的顶部边角是有角且尖锐的。在此情况中，因为凹 陷23的深度是浅的，所以当沉积多晶硅层时，不会出现诸如接缝的缺 陷。在掩模的线宽为至少25nm或更大及掩模的厚度为至少20A或更 大的情况下，可以通过使用例如KrF或ArF准分子激光的曝光源的典 型光刻工艺来实施该栅极掩模及蚀刻过程。参考图4C，实施轻蚀刻处理(LET)以形成圓化导电图案25B,该 圆化导电图案25B的顶部边角稍微变成圆形。通过使用CF4/02气体的 各向同性蚀刻过程以实施该LET。参考图4D,在圆化导电图案25B的侧表面上形成第二栅极绝缘层 27。更具体地，在所得结构上形成氧化物层，然后各向异性蚀刻该氧 化物层以在该圓化导电图案25B的侧表面上以隔离物的形状形成第二 栅极绝缘层27。之后，使用外延生本文档来自技高网...

【技术保护点】
一种具有凹陷栅极的半导体器件，包含：具有凹陷的半导体衬底；用于栅极电极的导电图案，所述导电图案填充所述凹陷并具有突出高于所述半导体衬底表面的延伸部分；具有上表面的外延半导体层，所述外延半导体层设置在所述半导体衬底上；和栅极绝缘层，所述栅极绝缘层设置在所述外延半导体层与所述导电图案之间以及所述半导体衬底与所述导电图案之间。

【技术特征摘要】
KR 2006-6-30 10-2006-0060292;KR 2006-12-8 10-2006-1.一种具有凹陷栅极的半导体器件，包含具有凹陷的半导体衬底；用于栅极电极的导电图案，所述导电图案填充所述凹陷并具有突出高于所述半导体衬底表面的延伸部分；具有上表面的外延半导体层，所述外延半导体层设置在所述半导体衬底上；和栅极绝缘层，所述栅极绝缘层设置在所述外延半导体层与所述导电图案之间以及所述半导体衬底与所述导电图案之间。2. 权利要求l的半导体器件，其中所述半导体衬底及所述外延半导体 层包含硅。3. 权利要求l的半导体器件，其中所述凹陷是浅的，以使得可在单一 步骤中形成所述导电图案以避免在所述导电图案中形成接缝。4. 权利要求l的半导体器件，其中所述导电图案包含多晶硅。5. 权利要求l的半导体器件，其中所述外延半导体层的厚度是至少约6. 权利要求l的半导体器件，还包含在所述导电图案上的栅极电极， 其中所述栅极电极包含金属图案和金属硅化物图案中的至少 一种.7. 权利要求l的半导体器件，还包含在所述导电图案上的栅极电极， 其中所述栅极电极包含鴒图案及硅化钨图案中的至少一种.8. 权利要求l的半导体器件，其中所述栅极绝缘层还包含设置在所述半导体衬底与所述导电图案之间的第一氧化物层;和 设置在所述外延半导体层与所述导电图案之间的第二氧化物层。9. 一种制造具有凹陷栅极的半导体器件的方法，所述方法包括在半导体村底中形成凹陷，其中所迷半导体衬底具有上表面；在所述凹陷的表面上形成第一栅极绝缘层；形成用于栅极电极的导电图案，其中所述导电图案填充所述凹陷 并具有突出高于所述半导体衬底上表面的延伸部分；在所述导电图案的延伸部分的侧表面上形成第二栅极绝缘层;和 在所述半导体衬底上外延生长半导体层至所述导电图案的上表 面。10. 权利要求9的方法，其中所述形成用于栅极电极的导电图案的步 骤还包括在所得结构上沉积导电层，其中在所述所得结构处形成有所述第 一栅极绝缘层；利用栅极掩模及蚀刻过程使所述导电层图案化以形成所述导电图 案;和实施轻蚀刻处理，以使所述导电图案的边角变圆。11. ...

【专利技术属性】
技术研发人员：郑永均，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]