电子元件封装的制造方法以及电子元件封装技术

本发明专利技术提供一种电子元件封装及其制造方法，通过将盖部件（３）与基底部件（２）接合，在基底部件与盖部件之间的内部空间（６１）中配置与盖部件（３）相接的内部电极（５１）以及与内部电极连接的电子元件（４１）。然后，从盖部件的与基底部件相反一侧的面（３１）通过规定方法实施蚀刻，从而形成到达内部电极的表面的贯通孔（３２），向贯通孔添加导电性材料，并在面上形成与内部电极连接的外部电极，从而完成了薄型的电子元件封装（１）。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及在第一部件与第二部件之间配置电子元件的电子元件封装(package)的制造方法以及电子元件封装。
技术介绍
作为对半导体元件、表面弹性波元件和其他各种电子元件进行密封的 方法，以往通过在容器的内部收纳电子元件，并向容器的上表面供给焊锡、 玻璃材料、粘接剂等，从而接合金属或陶瓷的板来密闭容器内部。而且， 近年来，对于电子元件封装提出了一种通过将经复杂加工的两块基板进行 重叠接合，来制造薄型化电子元件封装的方法。例如，在特开2004-80221 号公报(文献l)中公开了如下技术在形成有与SAW (SurfaceAcoustic Wave)器件连接的内部电极的压电基板上，将预先形成了贯通孔的盖罩 (cover)部件按照贯通孔与电极重合的方式进行接合，从而密封SAW器 件，并形成通过贯通孔从外部与内部电极连接的外部电极。并且，例如在特开2001-308443号公报(文献2)中，公开了如下技 术在两主面形成有金属膜图案的硅基板上，通过各向异性蚀刻对硅基板 设置贯通孔，从而使两主面的金属膜图案电连接。但是，在如文献1那样将形成有贯通孔的成为盖的盖罩部件与成为基 底(base)的压电基板接合时，有时因贯通孔的形成方法而会使盖罩产生 变形等，从而无法容易地进行接合。而且，若要通过成为盖的部件(以下 称为盖部件。)或成为基底的部件(以下称为基底部件。)的薄壁化 来实现电子元件封装的进一步薄型化，必须更谨慎地处理这些部件，因而 将无法简单地接合盖部件和基底部件。
技术实现思路
本专利技术是为了解决上述问题而完成的专利技术，其目的在于，提供一种在 第一部件与第二部件之间配置有电子元件的电子元件封装的制造中，可使 所述第二部件与所述第一部件容易地接合的电子元件封装的制造方法以 及电子元件封装。为了实现上述目的，本专利技术按如下方式构成。根据本专利技术的第l方式，提供一种电子元件封装的制造方法，包括如 下步骤按照在第一部件和第二部件之间配置与多个内部电极连接的电子 元件的方式，借助上述各个内部电极接合上述第一部件和上述第二部件，在上述第二部件的与上述第一部件的接合面相反一侧的面和与上述 各个内部电极的接合面之间形成贯通孔，按照与上述各个内部电极连接的方式，向上述各个贯通孔配置导电性 材料，在上述第二部件的上述相反一侧的面上形成多个外部电极。根据本专利技术的第2方式，在权利要求1所述的电子元件封装的制造方 法中，上述第一部件与上述第二部件的上述接合通过借助上述各个内部电 极对上述第一部件接合作为板状部件的上述第二部件而进行。根据本专利技术的第3方式，在第2方式的电子元件封装的制造方法中， 在接合了上述第一部件与上述第二部件之后、形成上述各个贯通孔之前， 减少上述第二部件的厚度。根据本专利技术的第4方式，在第3方式的电子元件封装的制造方法中， 按照使上述第二部件的厚度达到25pm以上90pm以下的方式，减少上述 第二部件的厚度。根据本专利技术的第5方式，在第1方式的电子元件封装的制造方法中， 上述各个贯通孔通过对上述第二部件实施各向异性蚀刻而形成。根据本专利技术的第6方式，在第1方式的电子元件封装的制造方法中， 在对上述第二部件形成上述各个贯通孔之后、向上述各个贯通孔配置上述 导电性材料之前，在由导电性材料或半导电性材料形成的上述第二部件的 上述各个贯通孔的内周面形成绝缘层。根据本专利技术的第7方式，在第1方式的电子元件封装的制造方法中， 当向上述各个贯通孔配置上述导电性材料时，配置膏状的上述导电性材 料。 根据本专利技术的第8方式，在第1方式的电子元件封装的制造方法中， 在减压环境下，将上述接合面处具有环状的金属突起部的上述第一部件或 上述第二部件的一方部件、与上述接合面处具有与上述环状金属突起部对 应的环状金属接合部的上述第一部件或上述第二部件的另一方部件，按照 上述金属突起部与上述金属接合部被金属接合的方式，借助上述各个内部 电极进行接合，从而在上述第一部件与上述第二部件之间，形成其内部配 置有上述各个内部电极以及上述电子元件、且被由上述金属突起部与上述 金属接合部形成的环状金属壁部密闭的减压密闭空间。根据本专利技术的第9方式，在第8方式的电子元件封装的制造方法中，在向上述各个贯通孔配置了上述导电性材料之后，在上述第二部件的上述 相反一侧的面上配置导电性盖罩部，该导电性盖罩部覆盖上述所配置的导 电性材料的各个露出表面以及上述各个贯通孔。根据本专利技术的第IO方式，在第9方式的电子元件封装的制造方法中， 上述各个导电性盖罩部通过PVD法形成。根据本专利技术的第11方式，在第8方式的电子元件封装的制造方法中， 上述金属突起部与上述金属接合部的上述接合通过常温金属接合而进行。根据本专利技术的第12方式，在第8方式的电子元件封装的制造方法中， 具有可动构造的上述电子元件被配置在上述减压密闭空间内。根据本专利技术的第13方式，在第1方式的电子元件封装的制造方法中，通过在上述接合面配置有上述电子元件以及与该电子元件连接的多个辅 助电极的上述第一部件、和在上述接合面配置有上述各个内部电极的上述 第二部件被接合，上述各个辅助电极与上述各个内部电极相互接合。根据本专利技术的第14方式，提供一种电子元件封装，包括第一部件；第二部件，其由导电性材料或半导电性材料形成，与上述第一部件对置配置；电子元件，其配置在上述第一部件与上述第二部件之间；多个内部电极，其与上述电子元件连接，按照使上述第一部件与上述第二部件接合的方式配置在两者之间；绝缘层，其配置在多个贯通孔的内周面，上述多个 贯通孔形成在上述第二部件的、与上述第一部件的接合面相反一侧的面和 与上述各个内部电极的接合面之间；多个外部电极，其形成在上述第二部 件的上述相反一侧的面上，通过在配置了上述绝缘层的上述各个贯通孔内配置的导电性材料与上述各个内部电极连接；和环状金属壁部，其在上述 第一部件与上述第二部件之间，形成内部配置有上述各个内部电极以及上 述电子元件的减压密闭空间。根据本专利技术的第15方式，在第14方式的电子元件封装中，上述各个 外部电极具备导电性盖罩部，该导电性盖罩部在上述第二部件的上述相反 一侧的面上覆盖上述所配置的导电性材料的各个露出表面以及上述各个 贯通孔。根据本专利技术的第16方式，在第14方式的电子元件封装中，上述第二 部件是厚度在25pm以上90pm以下的板状部件。 (专利技术效果)根据本专利技术，在第一部件与第二部件借助各个内部电极接合并在两部 件之间配置了电子元件的电子元件封装的制造中，在接合了上述第一部件 与所述第二部件之后，通过在所述第二部件中形成贯通孔，可使所述第二 部件与所述第一部件容易地接合。附图说明本专利技术的上述及其他目的和特征，通过附图与优选实施方式相关的下 面描述可明确。图1是表示本专利技术的一个实施方式的电子元件封装的示意剖面图2是表示制造上述实施方式的电子元件封装的处理流程的流程图3是表示被单片化为多个基底部件之前的第一基板的示意俯视图4是基底部件的示意俯视图5是图4的基底部件的A-A线示意剖面图6A是盖部件的示意俯视图6B是图6A的盖部件的B-B线示意剖面图7A是表示刚刚接合的基底部件与盖部件的示意剖面图7B是表示薄壁化处理后的基底部件与盖部件的示意剖面图7C是表示形成抗蚀膜的图案之后的基底部件与盖部件的示意剖本文档来自技高网...

【技术保护点】
一种电子元件封装的制造方法，包括如下步骤：按照在第一部件和第二部件之间配置与多个内部电极连接的电子元件的方式，借助所述各个内部电极接合所述第一部件和所述第二部件，在所述第二部件的与所述第一部件的接合面相反一侧的面和与所述各个 内部电极的接合面之间形成贯通孔，按照与所述各个内部电极连接的方式，向所述各个贯通孔配置导电性材料，在所述第二部件的所述相反一侧的面形成多个外部电极。

【技术特征摘要】
【国外来华专利技术】JP 2005-1-28 020710/20051.一种电子元件封装的制造方法，包括如下步骤按照在第一部件和第二部件之间配置与多个内部电极连接的电子元件的方式，借助所述各个内部电极接合所述第一部件和所述第二部件，在所述第二部件的与所述第一部件的接合面相反一侧的面和与所述各个内部电极的接合面之间形成贯通孔，按照与所述各个内部电极连接的方式，向所述各个贯通孔配置导电性材料，在所述第二部件的所述相反一侧的面形成多个外部电极。2. 根据权利要求l所述的电子元件封装的制造方法，其特征在于，所述第一部件与所述第二部件的所述接合通过借助所述各个内部电 极对所述第一部件接合作为板状部件的所述第二部件而进行。3. 根据权利要求2所述的电子元件封装的制造方法，其特征在于， 在接合了所述第一部件与所述第二部件之后，形成所述各个贯通孔之前，减少所述第二部件的厚度。4. 根据权利要求3所述的电子元件封装的制造方法，其特征在于， 按照所述第二部件的厚度达到25|im以上90pm以下的方式，减少所述第二部件的厚度。5. 根据权利要求l所述的电子元件封装的制造方法，其特征在于， 所述各个贯通孔通过对所述第二部件实施各向异性蚀刻而形成。6. 根据权利要求l所述的电子元件封装的制造方法，其特征在于， 在对所述第二部件形成了所述各个贯通孔之后、向所述各个贯通孔配置所述导电性材料之前，在由导电性材料或半导电性材料形成的所述第二 部件的所述各个贯通孔的内周面形成绝缘层。7. 根据权利要求l所述的电子元件封装的制造方法，其特征在于， 在向所述各个贯通孔配置所述导电性材料时，配置了膏状的所述导电性材料。8. 根据权利要求l所述的电子元件封装的制造方法，其特征在于， 在减压环境下，将所述接合面上具有环状金属突起部的所述第一部件 或所述第二部件的一方部件、与所述接合面具有与所述环状金属突起部对 应的环状金属接合部的所述第一部件或所述第二部件的另一方部件，按照 所述金属突起部与所述金属接合部被金属接合的方式，借助所述各个内部 电极进行接合，从而在所述第一部件与所述第二部件之间，形成在内部配 置有所述各个内部电极以及所述电子元件、且被由所述金属突起...

【专利技术属性】
技术研发人员：东和司，前川幸弘，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]