两侧绝缘体上半导体结构及其制造方法技术

本发明专利技术公开了一种半导体结构及其制造方法。绝缘体上半导体衬底的两侧都用于形成ＭＯＳＦＥＴ结构。在第一半导体层上形成第一类型器件之后，操作晶片被结合至第一中段介电层的顶部。然后去除载体衬底的下部从而暴露第二半导体层以便在其上形成第二类型器件。导电通路可以穿过所述掩埋绝缘层而形成，以便电连接所述第一类型器件和第二类型器件。阻挡掩模的使用被最小化，因为各侧的掩埋绝缘体仅具有一种类型的器件。在所述结构中存在两级器件并且减小或消除了不同类型的器件之间的边界区，由此提高了器件的封装密度。相同的对准标记可以对准晶片，其或者前侧朝上或后侧朝上。

【技术实现步骤摘要】

本专利技术涉及半导体器件，更具体地涉及具有在绝缘体上半导体衬底的两
技术介绍
传统互补金属氧化物半导体(CMOS)集成电路包括在半导体衬底中的 同 一级上形成的p型器件和n型器件，即各种p型器件的元件与对应的n型 器件的元件共面。 一些工艺步骤对于p型器件和n型器件都是通用的，但是 许多步骤是不通用的并且因而需要通过遮掩器件的一种类型的区而同时处 理其它类型的器件而单独地进行。例如，p型和n型器件需要不同的阱注入、 不同的4册极多晶石圭注入、和不同的源极和漏才及注入。对于通用的工艺步骤，工艺条件通常对于p型器件或n型器件都不是优 化的，而是在两个不同的优化条件之间的妥协。例如，浅沟槽隔离的应力不 可以同时对于p型器件和n型器件都进行优化，因为对于p型金属氧化物半 导体场效应晶体管(MOSFET)的优化应力是压应力，而对于n型MOSFET 的优化应力是拉应力。栅极叠层的结构是另一个实例，其中p型和n型器件 之间的不同的工艺可以改善两种类型的MOSFET的性能。在同一级上形成两种类型的半导体器件的结果是两种类型的器件之间 形成边界区。由于阻挡掩模的有限的重叠容限，边界区至少需要与阻挡掩模 的重叠容限一样宽。由于p型器件和n型器件需要被放置得接近，所以边界 区可以占据高性能CMOS电路内中半导体面积的显著的部分。此外，阱内 隔离的需求也增加了两种类型的半导体器件之间的边界面积。通常， 一组高性能CMOS器件需要使用特定类型的材料和工艺步骤， 而另一组高性能CMOS器件需要使用不同类型的材料和工艺步骤。同时， 两组高性能CMOS器件需要物理上被放置得非常接近，以便有助于布线和 减小信号传播的延迟。阻挡掩模的使用不仅增加了工艺的复杂度和成本，而 且由于需要两组器件之间的边界区而减小了封装密度，。÷CMOS器件经历第一类型的工艺，而第二组CMOS器件经历第二类型的工 艺，而不使用遮掩一组器件而同时暴露另 一组器件的阻挡掩模。此外，存在半导体结构及其制造方法的需求，其中两组半导体器件被放 置得接近并且可以以最小长度的布线距离局部布线。
技术实现思路
本专利技术致力于上述需求，通过提供具有位于绝缘体上半导体(SOI)衬 底的掩埋绝缘层上方的至少一第一类型半导体器件和位于SOI衬底的埋藏 的绝缘体层下面的至少一第二类型半导体器件。此外，本专利技术致力于上述需求，通过提供制造半导体结构的方法，其通 过在绝缘体上半导体(SOI)衬底的掩埋绝缘层上方形成至少一第一类型半 导体器件并且通过在SOI衬底的掩埋绝缘层下面形成至少一第二类型半导 体器件。根据本专利技术， 一种半导体结构包括掩埋绝缘层；位于第一半导体层上 的至少一第一类型MOSFET，其中第一半导体层直接接触掩埋绝缘层的底表 面；以及位于第二半导体层上的至少一第二类型MOSFET,其中第二半导体 层直接接触掩埋绝缘层的顶表面。根据本专利技术的半导体结构还可以包括位于至少一第一类型MOSFET 上的第一中段(middle-of-line MOL )介电层；和结合于第一 MOL介电层的 操作晶片。可以独立地优化对于至少一第一类型MOSFET和至少一第二类型 MOSFET的材料和工艺参数。这样的材料和工艺参数包括第一和第二半导体 层的表面取向、浅沟槽隔离(STI)的材料和通过STI施加至器件的所得的 应力、在第一类型和第二类型MOSFET上的应力衬层、第一和第二半导体 层的半导体材料、在所述MOSFET的源极和漏极区之内的嵌入材料和施加 至两种类型的MOSFET的沟道的所得的应力、栅极介电层和/或栅极导体的 栅极材料。根据本专利技术的半导体结构还包括允许顶半导体层在所述掩埋绝缘层上 侧且底半导体层在所述掩埋绝缘层下侧的所述半导体结构对准的对准结构。 根据本专利技术的半导体结构还包括位于至少一第二类型MOSFET上的÷第二中段(MOL)介电层；和穿过中段介电层、穿过第二半导体层，并且穿 过掩埋绝缘层的至少 一导电通路。优选半导体结构还包括与至少一导电通路和第二 MOL介电层接触的至 少一金属布线。根据本专利技术， 一种上述半导体结构的制造方法，包括提供具有载体衬 底、掩埋绝缘层、和第一半导体层的绝缘体上半导体(SOI)衬底；在第一 半导体层上形成至少一第一类型MOSFET;在至少一第一类型MOSFET上 形成第一中段(MOL)介电层；在第一MOL介电层上结合操作晶片；去除 载体衬底的下部并且暴露第二半导体层；并且在第二半导体层上形成至少一 第二类型MOSFET。根据本专利技术， 一种所述半导体结构的制造方法，还包括在至少一第二 类型MOSFET上形成第二中段(MOL)介电层；并且形成穿过第二 MOL 介电层、穿过第二半导体层、并且穿过掩埋绝缘层的至少一导电通路。优选半导体结构的制造方法还包括形成接触至少一导电通路和第二 MOL介电层的至少一金属布线。还优选半导体结构的制造方法还包括至少在第一半导体层内形成至少 一对准标记；并且利用至少 一对准标记对准第二半导体层。根据本专利技术，独立地形成第一类型半导体器件和第二类型半导体器件。 因而，可以使用不同的材料和不同的工艺，从而独立地优化第一类型 MOSFET和第二类型MOSFET的性能。器件性能的优化不必局限于 MOSFET器件，而是可以扩展至其它半导体器件，其包括例如电阻、电容、 二极管和变容二极管这样的无源器件。因而可以使用任何的工艺参数和材料以便独立地优化在第一半导体层 上的半导体器件和在第二半导体层上的半导体器件，包括上面所列举的材料 和工艺参数。附图说明图1 - 13是示出根据本专利技术的制造典型半导体结构的基本工艺步骤的顺 序垂直截面图。具体实施方式如上所述，本专利技术涉及半导体结构及其制造方法，其中第一类型半导体 器件形成于掩埋绝缘层一侧而第二类型半导体器件形成于掩埋绝缘层的另 一侧，现将参考附图详细描述。参考图1，提供了绝缘体上半导体(SOI)衬底。SOI衬底包括载体衬底10、 掩埋绝缘层20、和第一半导体层30。由于SOI衬底后来被翻转，所以在最 终结构中第一半导体层30物理上位于掩埋绝缘层下面。因此，掩埋绝缘层 20和第一半导体层30之间的第一界面25在此称为掩埋绝缘层20的底表 面。因为相似的原因，掩埋绝缘层20和载体衬底10之间的第二界面15在 此称为掩埋绝缘层20的顶表面。第一半导体层30具有被暴露的具有第 一表面取向的第一表面35，第一表面取向是在第一表面35的表面法线的方 向上的第一半导体层30的晶向。相似地，载体衬底10具有被暴露的具有第 二表面取向的第二表面5，第二表面取向是载体衬底10在第二表面5的表面 法向的方向上的晶向。第一半导体层30和载体衬底10的表面取向分别称为 第 一表面取向和第二表面取向。第一半导体层30的半导体材料对于随后将要形成于其上的至少一第一 类型MOSFET进行优化。在载体衬底10中的半导体材料对于至少一第二类 型MOSFET的性能进行优化。因此，在第一半导体层中的半导体材料和在 载体衬底10中的半导体材料可以相同或者可以不同。相似地，晶向具体地 是为半导体层的表面法向的晶向的表面取向，在第一半导体层30和载体衬底10之间可以相同或者不同。包括各个第一半导体层30和载体衬底10的半导体材料的非限制性的实 例本文档来自技高网...

【技术保护点】
一种半导体结构，包括：　　　　掩埋绝缘层；　　　　位于第一半导体层上的至少一第一类型金属氧化物半导体场效应晶体管，其中所述第一半导体层直接接触所述掩埋绝缘层的底表面；和　　　　位于第二半导体层上的至少一第二类型金属氧化物半导体场效应晶体管，其中所述第二半导体层直接接触所述掩埋绝缘层的顶表面。

【技术特征摘要】
US 2007-1-26 11/627,6531.一种半导体结构，包括掩埋绝缘层；位于第一半导体层上的至少一第一类型金属氧化物半导体场效应晶体管，其中所述第一半导体层直接接触所述掩埋绝缘层的底表面；和位于第二半导体层上的至少一第二类型金属氧化物半导体场效应晶体管，其中所述第二半导体层直接接触所述掩埋绝缘层的顶表面。2. 根据权利要求1的半导体结构，还包括位于所述至少一第一类型金属氧化物半导体场效应晶体管上的第一中 段介电层；和结合于所述第一中段介电层的操作晶片。3. 根据权利要求1的半导体结构，其中所述第一半导体层和所述第二 半导体层具有不同的表面取向。4. 根据权利要求1的半导体结构，还包括包括所述第 一半导体层内的第 一介电材料的第 一浅沟槽隔离；和 包括所述第二半导体层内的第二介电材料的第二浅沟槽隔离，其中所述 第一介电材料和所述第二介电材料不同。5. 根据权利要求1的半导体器件，还包括直接位于所述至少一第一类型金属氧化物半导体场效应晶体管上的第 一应力4于层；和直接位于所述至少一第二类型金属氧化物半导体场效应晶体管上的第 二应力衬层，其中所述第一应力衬层和所述第二应力衬层对于下面的结构施 加不同的应力。6. 根据权利要求1的半导体结构，其中所述第一半导体层和所述第二 半导体层包括不同的半导体材料。7. 根据权利要求1的半导体结构，还包括包括第一嵌入材料的所述至少一第一类型金属氧化物半导体场效应晶 体管的第一源极和漏极区；和包括第二嵌入材料的所述至少一第二类型金属氧化物半导体场效应晶 体管的第二源极和漏极区，其中所述第 一嵌入材料与所述第二嵌入材料不同。8. 根据权利要求1的半导体结构，其中施加至所述至少一第一类型金 属氧化物半导体场效应晶体管的沟道的应力与施加至所述至少一第二类型 金属氧化物半导体场效应晶体管的沟道的应力不同。9. 根据权利要求1的半导体结构，其中所述至少一第一类型金属氧化物半导体场效应晶体管具有至少一第一栅极、所述至少一第二类型金属氧化 物半导体场效应晶体管具有至少一第二栅极，并且所述至少一第一栅极和所述至少 一第二栅极包括不同的材料。10. 根据权利要求1的半导体结构，还包括允许所所述半导体结构对准的对...

【专利技术属性】
技术研发人员：托马斯W戴尔，杨海宁，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]