芯片堆叠封装结构制造技术

一种芯片堆叠封装结构，其包括基板、第一芯片、多个导电体、第二芯片与多个导电柱。基板具有第一表面，而第一芯片配置于第一表面上且在第一表面上形成第一正投影。这些导电体配置于且电性连接于第一芯片与第一表面之间。第二芯片配置于第一表面上且在第一表面上形成第二正投影，其中至少部分第一芯片是介于第二芯片与基板之间，且第一正投影与第二正投影至少部分重叠。此外，这些导电柱配置于且电性连接于第二芯片与第一表面之间。

【技术实现步骤摘要】

本专利技术是有关于一种半导体元件，且特别是有关于一种芯片堆叠封装结构(multi-chip package )。
技术介绍
在半导体产业中，集成电路(integrated circuits, IC)的生产主要可分为 三个阶段集成电路的设计(IC design )、集成电路的制作(IC process )及 集成电路的封装(IC package )。在集成电路的制作中，芯片(chip)是经由晶片(wafer)制作、形成集 成电路以及切割晶片(wafer sawing )等步骤而完成。晶片具有一有源面(active surface),其泛指晶片的具有有源元件(active element)的表面。当晶片内部 的集成电路完成之后，晶片的有源面更配置有多个接垫(bonding pad),以 使最终由晶片切割所形成的芯片可经由这些接垫而向外电性连接于承载器 (carrier )。承载器例如为引线框架(leadframe )或封装基板(package substrate )。芯片可以引线接合(wire bonding )或倒装片接合(flip chip bonding ) 的方式连接至承载器上本文档来自技高网...

【技术保护点】
一种芯片堆叠封装结构，包括：基板，具有第一表面；第一芯片，配置于该第一表面上且在该第一表面上形成第一正投影；多个导电体，配置于且电性连接于该第一芯片与该第一表面之间；第二芯片，配置于该第一表面上且在该第一表面上形成第二正投影，其中至少部分该第一芯片是介于该第二芯片与该基板之间，且该第一正投影与该第二正投影至少部分重叠；以及多个导电柱，配置于且电性连接于该第二芯片与该第一表面之间。

【技术特征摘要】
1. 一种芯片堆叠封装结构，包括基板，具有第一表面；第一芯片，配置于该第一表面上且在该第一表面上形成第一正投影；多个导电体，配置于且电性连接于该第一芯片与该第一表面之间；第二芯片，配置于该第一表面上且在该第一表面上形成第二正投影，其中至少部分该第一芯片是介于该第二芯片与该基板之间，且该第一正投影与该第二正投影至少部分重叠；以及多个导电柱，配置于且电性连接于该第二芯片与该第一表面之间。2. 如权利要求1所述的芯片堆叠封装结构，其中该基板还具有一凹陷， 其位于该第一表面上，其中该第一芯片位于该凹陷处。3. 如权利要求1所述的芯片堆叠封装结构，其中这些导电柱的材料是选 自于铜、铝、金、4自、钛、这些的组合及这些的合金所组成组中的一种材料。4. 如权利要求1所述的芯片堆叠封装结构，其中这些导电体为导电凸块。5. 如权利要求1所述的芯片堆叠封装结构，其中这些导电体的外型与这 些导电柱的外型相同。6. 如权利要求5所述的芯片堆叠封装结构，其中这些导电体的材料是选 自于铜、铝、金、4自、钛、这些的组合及这些的合金所组成组中的一种材料。7. 如权利要求1所述的芯片堆叠封装结构，还包括粘着层，其配置于该 第 一 芯片与该第二芯片之间。8. 如权利要求1所述的芯片堆叠封装结构，还包括底胶层，其至少包覆 这些导电体与这些导电柱。9. 如权利要求1所述的芯片堆叠封装结构，还包括多个焊球，其配置于 该基板的相对于该第一表面的第二表面上。10. —种芯片堆叠封装结构，包括 基板，具有第一表面；第一芯片，配置于该第一表面上且于该第一表面上形成第一正投影； 多个导电体，配置于且电性连接在该第一芯片与该第一表面之间； 第二芯片，配置于该第一表面上且在该第一表面上形成第二正投影，其 中至少部分该第 一芯片是介于该第二芯片与该基板之间，并且该第 一正投影与该第二正投影至少部分重叠；多个第一导电柱，配置于且电性连接于该第二芯片与该第一表面之间； 第三芯片，配置于该第一表面上且在该第一表面上形成第三正投影，其中至少部分该第二芯片是介于该第三芯片与该基板之间，并且该第二正投影与该第三正投影至少部分重叠；以及多个第二导电柱，配置于且电性连接于该第三芯片与该第一表面之间。11 .如权利要求10所述的芯片堆叠封装结构，其中该基板还具有一凹陷，其位于该第一表面上，其中该第一芯片位于该凹陷处。12. 如权利要求IO所述的芯片堆叠封装结构，其中这些第一导电柱的材 料是选自于铜、铝、金、鉑、钛、这些的组合及这些的合金所组成组中的一 种材料。13. 如权利要求IO所述的芯片堆叠封装结构，其中这些第二导电柱的材 料是选自于铜、铝、金、柏、钛、这些的组合及这些的合金所组成组中的一种材料。14. 如权利要求IO所述的芯片堆叠封装结构，其中这些导电体为导电凸块。15. 如权利要求IO所述的芯片堆叠封装结构，其中这些导电体的外型与 这些第一导电柱或这些第二导电柱的外型相同。16. 如权利要求15所述的芯片堆叠封装结构，其中这些导电体的材料是 选自于铜、铝、金、粕、钛、这些的组合及这些的合金所组成组中的一种材料。17. 如权利要求IO所述的芯片堆叠封装结构，还包括第一粘着层，其配 置于该第 一 芯片与该第二芯片之间。18. 如权利要求IO所述的芯片堆叠封装结构，还包括第二粘着层，其配 置于该第二芯片与该第三芯片之间。19. 如权利要求IO所述的芯片堆叠封装结构，还包括底胶层，其至少包 覆这些导电体、这些第一导电柱与这些第二导电柱。20. 如权利要求IO所述的芯片堆叠封装结构，还包括多个焊球，其配置 于该基板的相对于该第一表面的第二表面上。21. —种芯片堆叠封装结构，包括 基板，具有第一表面；第一芯片，配置于该第一表面上且在该第一表面上形成第一正4殳影； 第二芯片，配置于该第一表面上且在该第一表面上形成第二正投影，其 中部分该第 一 芯片是介于该第二芯片与该基板之间，并且该第 一正投影与该第二正投影至少部分重叠；多个第一导电体，配置于且电性...

【专利技术属性】
技术研发人员：吴炳昌，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]