【技术实现步骤摘要】
本专利技术涉及集成半导体存储装置的制造方法以及相应的半导 体存储装置。
技术介绍
尽管理论上可应用于任意的集成半导体存储装置，但将对应于硅技术中的集成DRAM存储电路解释下列专利技术和潜在的问题。具 体地，按比例降低到100 nm以下的这一代的DRAM技术提出了很 大的44战。为了考虑到节点接触(选择晶体管与单元电容器的接触)必须 经过位线以接触位线上的电容器以及位线接触必须位于对应位线 下方的中心处，当今的堆叠DRAM存4诸单元阵列具有相^)于^立线 成角度的有源区纟戋(area line )。成角度的有源区线具有涉及阵列边^^的缺点，因此难以发现节 省空间的可印刷溶液来终止该线。成角度的有源区线产生了对字线 通常垂直于位线延伸的阵列装置更好的重叠4f文感性。成角度的有源 区线也减小了节点接触和位线接触的接触面积。
技术实现思路
根据权利要求l的本专利技术的第一方面，集成半导体存储装置的制造方法包括以下步骤提供半导体衬底；在所述半导体衬底上形 成多条有源区线，每条有源区线均包括具有相应的字线接触、位线 接触和节点接触的多个存储单元选择晶体管；形成多个填充绝缘 槽，...
【技术保护点】
一种集成半导体存储装置的制造方法，包括以下步骤：提供半导体衬底（１）；在所述半导体衬底上形成多条有源区线，每条所述有源区线均包括具有相应字线接触、位线接触和节点接触的多个存储单元选择晶体管；形成多个填充绝缘槽，所述填 充绝缘槽配置在所述有源区线之间；形成多个重布线带，每一个重布线带都将存储单元选择晶体管的相关节点接触从有源区线重布线到相邻的填充绝缘槽上方，以形成相应的重布线节点接触；形成与所述有源区线对准且在所述有源区线上延伸的多条位线， 所述位线连接到相应的有源区线的存储单元选择晶体管的所述位线接...
【技术特征摘要】
US 2007-2-9 11/704,7831.一种集成半导体存储装置的制造方法，包括以下步骤提供半导体衬底(1)；在所述半导体衬底上形成多条有源区线，每条所述有源区线均包括具有相应字线接触、位线接触和节点接触的多个存储单元选择晶体管；形成多个填充绝缘槽，所述填充绝缘槽配置在所述有源区线之间；形成多个重布线带，每一个重布线带都将存储单元选择晶体管的相关节点接触从有源区线重布线到相邻的填充绝缘槽上方，以形成相应的重布线节点接触；形成与所述有源区线对准且在所述有源区线上延伸的多条位线，所述位线连接到相应的有源区线的存储单元选择晶体管的所述位线接触；形成垂直于所述位线延伸的多条字线，所述字线连接到对应有源区线的所述存储单元选择晶体管的所述字线接触；以及形成多个存储单元电容器，每个所述存储单元电容器都连接到相关存储单元选择晶体管的相应重布线节点接触。2. 根据权利要求1所述的方法，其中，形成多个重布线带的步骤 包括在所述4t底上形成重布线层；将所述重布线层构建成重布线的线，其中，重布线的线 与所述有源区线形成大约45。的角度；切断所述重布线的线的^殳，以形成所述重布线带。3. 根据权利要求1所述的方法，其中，所述重布线层由外围装置 栅极堆叠层构成，并包括至少一个传导层和绝缘覆盖层。4. 才艮据^L利要求3所述的方法，其中，绝^彖侧壁隔离物形成在所 述重布线带上，使得所述存储单元选择晶体管的位线接触被露 出，并且以与所述位线自对准的方式形成所述位线4妄触。5. 根据权利要求4所述的方法，其中，在形成位线之后沉积绝缘 层，并将所述绝纟彖层平面化到所述位线平面上，此后，形成露 出所述重布线节点*接触的过孔，然后以与所述重布线节点*接触 电接触的方式将所述单元电容器形成在所述绝缘层上。6. 根据权利要求1所述的方法，其中，通过亚光刻技术形成所述 重布线带。7. 根据权利要求1所述的方法，其中，在所述衬底上的第一平面 中形成所述重布线带。8. 根据权利要求1所述的方法，其中，所述字线被形成为掩埋的 字线。9. 4艮据权利要求1所述的方法...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。