制作应变硅互补金属氧化物半导体晶体管的方法技术

本发明专利技术揭示了一种制作应变硅互补金属氧化物半导体晶体管的方法。首先，提供半导体基底，该半导体基底具有第一有源区域用以制备第一晶体管以及至少一第二有源区域用以制备第二晶体管。接着依序形成第一蚀刻停止层、应力层以及第二蚀刻停止层的三层结构于该第一晶体管、该第二晶体管及该绝缘结构表面。然后形成第一图案化光刻胶层于该第一有源区域上，并进行第一蚀刻工艺，去除该第二有源区域的该第二蚀刻停止层与部分该应力层。随后移除该第一图案化光刻胶层，并进行第二蚀刻工艺，利用该第一有源区域的该第二蚀刻停止层当作掩模去除该第二有源区域剩余的该应力层。

【技术实现步骤摘要】

本专利技术涉及一种。
技术介绍
随着半导体制造技术越来越精密，集成电路也发生重大的变革，使得计 算机的运算性能和存储容量突飞猛进，并带动周边产业迅速发展。而半导体产业也如同摩尔定律所预测的，以每18个月增加一倍晶体管数目在集成电 路上的速度发展着，同时半导体工艺也已经从1999年的0.18微米、2001年 的0.13微米、2003年的90纳米(0.09微米)，进入到2005年65纳米(0.065微米工艺)。而随着半导体工艺进入深亚微米时代，在半导体工艺中如何利用高应力 薄膜来提升金属氧化物半导体(MOS)晶体管的驱动电流(drive current)已逐渐 成为一热门课题。目前利用高应力薄膜来提升金属氧化物半导体晶体管的驱 动电流可概分为两方面其一是应用在镍化硅等金属硅化物形成前的多晶硅 应力层(poly stressor);另一方面则是应用在镍化硅等金属硅化物形成后的接 触洞蚀刻4f止层(contact etch stop layer, CESL)。请参照图1至图6，图1至图6为现有技术制作双接触洞蚀刻停止层于 应变硅互补金属氧化物半导体晶体管的示意图。如图l所示，首先提供一个 以浅沟隔离(shallow trench isolation, STI)106区隔出NMOS晶体管区102以 及PMOS晶体管区104的半导体基底100，且各NMOS晶体管区102及PMOS 晶体管区104上各具有栅极结构。其中，NMOS栅极结构包含NMOS栅极 108以及设于NMOS栅极108与半导体基底100之间的栅极介电层114, PMOS栅极结构则包含PMOS栅极110以及设置于各栅极与半导体基底100 之间的栅极介电层114。接着于NMOS栅极108与PMOS栅极110的侧壁表 面分别形成由硅氧层与氮化硅层所构成的衬垫层112。然后进行离子注入工艺，以于NMOS栅极108与PMOS栅极IIO周围 的半导体基底100中各形成源极/漏极区域116与117。紧接着进行快速升温退火工艺，利用900至1050。C的高温来活化源极/漏极区域116与117内的 掺杂质，并同时修补在各离子注入工艺中受损的半导体基底IOO表面的晶格 结构，以于NMOS晶体管区102形成NMOS晶体管132以及于PMOS晶体 管区104形成PMOS晶体管134。此外，亦可^f见产品需求及功能性考量，另 于源极/漏极区域116、 117与各栅极108、 110之间分别形成轻掺杂漏极 (LDD)118与119。接着于半导体基底IOO表面溅镀金属层(图未示)，例如镍金属层，然后 进行快速升温退火(rapid thermal anneal, RTA)工艺，使金属层与NMOS栅极 108、 PMOS栅极110以及源极/漏极区域116与117接触的部分反应成硅化 金属层115,完成自行对准金属硅化物工艺(salicide)。在去除未反应的金属层之后，接着进行等离子体增强化学气相沉积 (PECVD)工艺，以于NMOS晶体管区102与PMOS晶体管区104的硅化金 属层115表面形成高张应力薄膜(high tensile stress film)120。然后如图2所示， 进行光刻胶涂布、膝光以及显影工艺，以形成图案化光刻胶层122并覆盖整 个NMOS晶体管区102。如图3所示，接着进行蚀刻工艺，利用图案化光刻胶层122当作掩模来 去除PMOS晶体管区104上的高张应力薄膜120,以形成高张应力薄膜120 于NMOS晶体管132表面。然后移除覆盖于NMOS晶体管区102的图案化 光刻胶层122。如图4所示，接着进行另 一等离子体增强化学气相沉积工艺，以于NMOS 晶体管区102与PMOS晶体管区104上形成高压应力薄膜(high compressive stress film)124。其中，高压应力薄膜124于NMOS晶体管区102覆盖于高 张应力薄膜120表面而在PMOS晶体管区104则直接覆盖于PMOS晶体管 134上。然后如图5所示，进行光刻胶涂布、膝光以及显影工艺，以形成图案化 光刻胶层126并覆盖整个PMOS晶体管区104。接着进行蚀刻工艺，利用图 案化光刻胶层126当作掩模来去除NMOS晶体管区102的高压应力薄膜124。 随后再去除覆盖于PMOS晶体管区104的图案化光刻胶层126,以形成高压 应力薄膜124于PMOS晶体管134表面以及高张应力薄膜120于NMOS晶 体管132表面。如图6所示，接着覆盖层间介电层(inter-layer dielectric, ILD)128于高张应力薄膜120与高压应力薄膜124表面。然后利用图案化光刻胶层(图未示) 作为蚀刻掩模，将高张应力薄膜120与高压应力薄膜124作为接触洞蚀刻停 止层，并进行各向异性蚀刻工艺，以于层间介电层128中形成多个接触洞 130,作为与其他元件连接的桥梁。值得注意的是，现有技术在制作双接触洞蚀刻停止层时，通常先形成图 案化光刻胶层于有源区域上，然后进行蚀刻工艺，利用该图案化光刻胶层当 作掩模来直接去除位于另一有源区域的应力层，如图2至图3所示。此方式 虽可快速去除覆盖于晶体管上的应力层，但在大部分的情况下容易过度侵蚀 位于应力层下的硅化金属层，进而影响后续制作接触洞时与其他元件连接的 良率。除此之外，现有技术在利用图案化光刻胶层来蚀刻覆盖于NMOS晶体 管表面的高张应力薄膜与覆盖于PMOS晶体管表面的高压应力薄膜时不容 易精准定义两个应力层之间的区域，因此容易发生重叠的现象，如图5所示。 以45纳米工艺为例，如果高张应力薄膜与高压应力薄膜堆迭的宽度小于30 纳米，在后续剥除光刻胶(strip)或进行湿式清洗时，便会发生脱落(peeling) 的问题。然而，如高张应力薄膜与高压应力薄膜堆迭的宽度大于30纳米， 虽可避免脱落的问题，但在进行后续工艺，例如去除图案化光刻胶层、形成 层间介电层或进行化学机械研磨时，则容易产生断裂的现象并造成元件毁损 (defect)。
技术实现思路
因此本专利技术的主要目的提供种制作应变硅互补金属氧化物半导体晶体 管的方法，来解决上述现有技术的问题。根据本专利技术的权利要求，揭露一种制作应变硅互补金属氧化物半导体晶 体管的方法。首先，提供半导体基底，该半导体基底具有第一有源区域用以 制备第一晶体管、至少一第二有源区域用以制备第二晶体管、以及绝缘结构 设于该第 一有源区域与该第二有源区域之间。然后形成至少第 一栅极结构于 该第 一有源区域上与至少 一第二栅极结构于该第二有源区域上以及形成该 第 一 晶体管的源极与漏极区域与该第二晶体管的源极与漏极区域。接着依序 形成第一蚀刻停止层、第一应力层以及第二蚀刻停止层于该第一晶体管、该 第二晶体管及该绝缘结构表面。然后形成第一图案化光刻胶层于该第一有源区域的该第二蚀刻停止层上，并进行第一蚀刻工艺，去除该第二有源区域的 该第二蚀刻停止层与部分该第一应力层。随后移除该第一图案化光刻胶层，并进行第二蚀刻工艺，利用该第 一有源区域的该第二蚀刻停止层当作掩模去 除该第二有源区域剩余的该第 一应力层及部分该第 一蚀刻停止层。进一步地，在第二有源区第一蚀刻停止层上形成第二应力层，其中第一应力层与第 二应力层之间具有间隙，以完成该应变本文档来自技高网...

【技术保护点】
一种制作应变硅互补金属氧化物半导体晶体管的方法，该方法包含有下列步骤：提供半导体基底，该半导体基底具有用以制备第一晶体管的第一有源区域、至少一个用以制备第二晶体管的第二有源区域、以及绝缘结构设于该第一有源区域与该第二有源区域之间；　 　分别形成该第一晶体管的源极与漏极区域与该第二晶体管的源极与漏极区域；依序形成第一蚀刻停止层、第一应力层及第二蚀刻停止层，并覆盖于该第一晶体管、该第二晶体管及该绝缘结构；形成第一图案化光刻胶层于该第一有源区域的该第二蚀刻 停止层上；进行第一蚀刻工艺，去除该第二有源区域的该第二蚀刻停止层与部分该第一应力层；移除该第一图案化光刻胶层；以及进行第二蚀刻工艺，利用该第一有源区域的该第二蚀刻停止层当作掩模去除该第二有源区域剩余的该第一应力层。

【技术特征摘要】
1. 一种制作应变硅互补金属氧化物半导体晶体管的方法，该方法包含有下列步骤提供半导体基底，该半导体基底具有用以制备第一晶体管的第一有源区域、至少一个用以制备第二晶体管的第二有源区域、以及绝缘结构设于该第一有源区域与该第二有源区域之间；分别形成该第一晶体管的源极与漏极区域与该第二晶体管的源极与漏极区域；依序形成第一蚀刻停止层、第一应力层及第二蚀刻停止层，并覆盖于该第一晶体管、该第二晶体管及该绝缘结构；形成第一图案化光刻胶层于该第一有源区域的该第二蚀刻停止层上；进行第一蚀刻工艺，去除该第二有源区域的该第二蚀刻停止层与部分该第一应力层；移除该第一图案化光刻胶层；以及进行第二蚀刻工艺，利用该第一有源区域的该第二蚀刻停止层当作掩模去除该第二有源区域剩余的该第一应力层。2. 如权利要求l所述的方法，其中该第一晶体管包含N型金属氧化物 半导体晶体管，且该第二晶体管包含P型金属氧化物半导体晶体管。3. 如权利要求l所述的方法，其中该第一应力层为高张应力薄膜。4. 如权利要求1所述的方法，其中该方法另包含利用氟曱烷来控制该 第二蚀刻工艺的强度。5. 如权利要求1所述的方法，其中该方法于形成该第一晶体管的该源 极与漏极区域与该第二晶体管的该源极与漏极区域后另包含覆盖金属层于该第 一 晶体管与该第二晶体管表面； 进行快速升温退火工艺，以于该第一晶体管与该第二晶体管上形成硅化 金属层；以及去除未反应的该金属层。6. 如权利要求5所述的方法，其中该方法于进行该第二蚀刻工艺后另 包含形成第二应力层，并覆盖于该第 一有源区域的该第二蚀刻停止层及该第二有源区域的该第二晶体管的第 一蚀刻停止层上； 形成第三蚀刻停止层于该第二应力层表面；形成第二图案化光刻胶层于该第二有源区域的该第三蚀刻停止层上； 进行第三蚀刻工艺，去除该第 一有源区域的该第三蚀刻停止层与部分该 第二应力层；移除该第二图案化光刻胶层；以及进行第四蚀刻工艺，利用该第二有源区域的该第三蚀刻停止层当作掩模 去除该第 一有源区域剩余的该第二应力层及第 一有源区域与第二有源区域 交界处的第二应力层，使该第二应力层与该第一应力层之间具有一距离。7. 如权利要求6所述的方法，其中该方法另包含利用氟曱烷来控制该 第四蚀刻工艺的强度。8. 如权利要求6所述的方法，其中该第二应力层为高压应力薄膜。9. 如权利要求6所述的方法，其中该方法于进行该第四蚀刻工艺时另 包含去除部分覆盖于第二有源区域的第一蚀刻停止层直至该第一蚀刻停...

【专利技术属性】
技术研发人员：周珮玉，邹世芳，廖俊雄，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]