【技术实现步骤摘要】
【国外来华专利技术】用于提高半导体成品率的测试单元
本申请一般涉及用于分析半导体制造过程的测试单元，具体来 说，涉及检测和定位缺陷以提高半导体制造过程中的成品率的测试单 元。
技术介绍
制造集成电路的过程是一个可能涉及几百个单个操作的复杂过 程。该过程通常包括将精确的预定数量的掺杂材料扩散到硅片的一部 分中，以产生有源区，用于产生在诸如晶体管之类的器件中使用的汇 接点。该过程的某些步骤包括在晶片上形成一层二氧化硅，然后，使 用光掩模和光致抗蚀剂以形成一个将通过二氧化硅掩膜向其中进行 扩散的区域的图案。然后，可以穿过二氧化硅层蚀刻一些通路(opening),以暴露晶片的在图案中的那些部分，以允许掺杂剂扩散 到晶片的那些部分。对于各种晶体管，可以执行许多扩散操作，以在晶片上产生有源区。通过进一步的处理步骤，这些有源区中的某些区域连接到金属互 连点，而其他有源区可以被二氧化硅绝缘层覆盖并暴露到来自位于每 一个区域上的线路的电场中。这样的线路和互连点通常是通过导电材 料的沉积形成的，这些材料通过光掩模、光致抗蚀剂和刻蚀过程被形 成所需的互连图案。在示范性的当前工艺过程中，可以有10个带有多晶...
【技术保护点】
一种用于定位缺陷的测试单元，包括：第一有源区；基本上平行于所述第一有源区的第二有源区；基本上平行于所述第一和第二有源区的第三有源区；在所述第一和第二有源区之间形成的第四有源区；以及在所述第二和第三有源 区之间形成的第五有源区，其中，所述第四和第五有源区是在所述第二有源区的相对的端部分的附近形成的，并且其中，所述第四和第五有源区基本上垂直于所述第二有源区。
【技术特征摘要】
【国外来华专利技术】1.一种用于定位缺陷的测试单元，包括第一有源区；基本上平行于所述第一有源区的第二有源区；基本上平行于所述第一和第二有源区的第三有源区；在所述第一和第二有源区之间形成的第四有源区；以及在所述第二和第三有源区之间形成的第五有源区，其中，所述第四和第五有源区是在所述第二有源区的相对的端部分的附近形成的，并且其中，所述第四和第五有源区基本上垂直于所述第二有源区。2. 根据权利要求1所述的测试单元，其中，所述第一、第二、 第三、第四以及第五有源区用直线以s形状布置。3. 根据权利要求1所述的测试单元，其中，所述第一、第二、 第三、第四以及第五有源区用直线以反s形状布置。4. 根据权利要求1所述的测试单元，进一步包括 位于所述第四有源区的一部分上方的第一选择线段；以及 位于所述第五有源区的一部分上方的第二选择线段。5. 根据权利要求4所述的测试单元，其中，所述笫一和第二选 择线段基本上平行于所述第一、第二以及第三有源区。6. 根据权利要求4所述的测试单元，进一步包括 位于所述第一、第二以及第三有源区的第一端部分上方的第一检测线段；以及位于所述第一、第二以及第三有源区的第二端部分上方的第二检 测线段，其中，所述第一和第二端部分是所述第一、第二以及第三有 源区的相对的端部。7. 根据权利要求6所述的测试单元，其中，所述第一和第二检 测线段基本上垂直于所述第一和第二选择线段。8. 根据权利要求6所述的测试单元，进一步包括位于所述第一、第二和第三有源区的中间部分上方的总线线段， 其中，所述总线线段位于所述第 一和第二检测线段之间。9. 根据权利要求8所述的测试单元，其中 第一晶体管由所述笫一有源区、所述第二有源区、所述第四有源区、所述第一选择线段、所述第一和第二检测线的某些部分以及总线 线段的一部分进行限定；以及第二晶体管由所述第二有源区、所述第三有源区、所述第五有源 区、所述第二选择线段、所述第一和第二检测线的某些部分以及总线 线段的一部分进行限定。10. 根椐权利要求9所述的测试单元，其中，所述第一和第二晶 体管由四个象限进行限定，每一个象限都对应于可以被读取以检测和 定位一个或多个所述象限的故障的比特位置。11. 根据权利要求8所述的测试单元，其中，所述第四有源区是 在所述第一和第二有源区的所述第二端部分的附近形成的，其中，所 述第五有源区是在所述第二和第三有源区的所述笫一端部分的附近形成的，并进一步包括在所述第 一 有源区的所述第 一 端部分和位于所述第 一 有源区的 所述第 一端部分上方的所述第 一检测线段之间形成的第 一触点；在所述第二有源区的所述中间部分和位于所述第二有源区的所述中间部分上方的所述总线线段之间形成的第二触点；以及在所述第三有源区的所述第二端部分和位于所述第三有源区的所述第二端部分上方的所述第二检测线段之间形成的第三触点。12. 根据权利要求8所述的测试单元，其中，所述第四有源区是 在所述第一和第二有源区的所述第一端部分的附近形成的，其中，所 述第五有源区是在所述第二和第三有源区的所述第二端部分的附近形成的，并进一步包括在所述第 一有源区的所述第二端部分和位于所述第 一有源区的所述第二端部分上方的所述第二检测线段之间形成的第一触点； 在所述第二有源区的所述中间部分和位于所迷第二有源区的所述中间部分上方的所迷总线线段之间形成的第二触点；以及在所述第三有源区的所述第一端部分和位于所述第三有源区的 所述第 一端部分上方的所述第 一检测线段之间形成的第三触点。13. —种形成用于定位缺陷的测试单元的方法，包括 形成第一有源区；基本上平行于所述第一有源区的第二有源区； 形成基本上平行于所述第 一和第二有源区的第三有源区； 形成在所述第 一 和第二有源区之间形成的第四有源区；以及 形成在所述笫二和第三有源区之间形成的第五有源区， 其中，所述第四和第五有源区是在所述第二有源区的相对的端部 分的附近形成的，并且其中，所述第四和第五有源区基本上垂直于所述第二有源区。14. 根据权利要求13所述的方法，进一步包括形成位于所述第四有源区的一部分上方的第 一选择线段；形成位于所述第五有源区的一部分上方的第二选择线段，其中，所述第一和第二选择线段基本上平行于所述第一、第二以及第三有源区；形成位于所述第一、第二以及第三有源区的第一端部分上方的第 一检测线段；形成位于所述第一、第二以及第三有源区的第二端部分上方的第 二检测线段，其中，所述第一和第二端部分是所述第一、第二以及第 三有源区的相对的端部，其中，所述第一和第二检测线段基本上垂直 于所述第一和第二选择线段；以及形成位于所述第一、第二和第三有源区的中间部分上方的总线线 段，其中，所述总线线段位于所述第一和第二检测线段之间。15. 根据权利要求14所述的方法，其中第一晶体管由所述第一有源区、所述第二有源区、所述第四有源 区、所述第一选择线段、所述第一和第二检测线的某些部分以及总线 线段的一部分进行限定；以及第二晶体管由所迷笫二有源区、所述第三有源区、所述笫五有源 区、所述第二选择线段、所述第一和第二检测线的某些部分以及总线 线段的一部分进行限定。16. 根据权利要求15所述的方法，其中，所述第一和第二晶体 管由四个象限进行限定，每一个象限都对应于一个比特位置，并进一 步包括在形成所述第一、第二、第三、笫四以及第五有源区、所述第一 和第二选择线段、所述第一和第二检测线线以及所述总线线段之后向所述总线线段提供电源；激活所述第一选择线段；激活所述第二选择线段；检测所述第一检测线段上的电压变化或电流，以读取一个或 多个所述象限以检测和定位在一个或多个所述象限的故障；以及检测所述第二检测线段上的电压变化或电流，以读取一个或 多个所述象限以检测和定位一个或多个所述象限的故障。17. 根据权利要求16所述的方法，其中，所述第四有源区是在 所述第一和第二有源区的所述第二端部分的附近形成的，其中，所述 第五有源区是在所述第二和第三有源区的所述第一端部分的附近形 成的，并进一步包括在所述第一有源区的所述第一端部分和位于所述第一有源区的 所述第 一端部分上方的所述第 一检测线段之间形成的第 一触点；在所述第二有源区的所述中间部分和位于所述第二有源区的所 述中间部分上方的所述总线线段之间形成的第二触点；以及在所述第三有源区的所述第二端部分和位于所述第三有源区的 所述第二端部分上方的所述第二检测线段之间形成的第三触点。18. 根据权利要求17所述的方法，进一步包括 检测下列部位中的一个或多个中的故障 所述第一有源区；所述第三有源区；所述第一触点；所述第二触点；所述第一选择线段；所述第二选择线段；所述第一检测线段；所述第二检测线段；所述总线线段；在所述总线和所述第一或第二检测线段之间；以及 在其中一个所述检测线段和其中一个所迷选择线段之间。19. 根据权利要求17所述的方法，进一步包括 如果在所述第一检测线段或者所述第二检测线段上没有检测到电压变化或电流，则判断所述第二触点中存在断路；如果在所述第一检测线段或者所述第二检测线段上没有检测到 电压或电流，则判断所述第二触点中存在断路；如果在所述第 一检测线段上没有检测到电压或电流但是在所述 第二检测线段上检测到电压或电流，则判断在所述第 一触点中存在断 路；以及如果在所述第二检测线段上没有检测到电压或电流但是在所述 第 一检测线段上检测到电压或电流，则判断在所述第二触点中存在断 路。20. 根据权利要求14所述的方法，其中，所述第四有源区是在 所述第一和第二有源区的所述第一端部分的附近形成的，其中，所述 第五有源区是在所述第二和第三有源区的所迷第二端部分的附近形 成的，并进一步包括在所述笫一有源区的所述第二端部分和位于所述第一有源区的 所述第二端部分上方的所述第二检测线段之间形成的第一触点；在所述第二有源区的所述中间部分和位于所述第二有源区的所述中间部分上方的所述总线线段之间形成的第二触点；以及在所述第三有源区的所述第一端部分和位于所述第三有源区的所述第 一端部分上方的所述第 一检测线段之间形成的第三触点。21. —种制造集成电路芯片的方法，所述方法包括使用集成电路制造线在测试晶片的 一部分上形成第 一有源区； 在所述测试晶片的所述部分形成基本上平行于所述第一有源区 的第二有源区；在所述测试晶片的所述部分形成基本上平行于所述第一和第二 有源区的第三有源区；在所述测试晶片的所述部分形成在所迷第 一 和第二有源区之间 形成的第四有源区；在所述测试晶片的所述部分形成在所述第二和第三有源区之间 形成的第五有源区，其中，所述第四和笫五有源区是在所述第二有源区的相对的端部 分的附近形成的，并且其中，所述第四和第五有源区基本上垂直于所述第二有源区；对所述测试晶片的所述部分进行检查，以检测和定位缺陷；基于所述测试晶片的所述部分的所述检查结果，调整所述集成电 路制造线；使用所述经过调整的集成电路制造线，在生产晶片上制造集成电 路小片；将所述生产晶片上的所述集成电路小片切成集成电路芯片；以及 封装所述集成电路芯片。22. —种制造集成电路芯片的方法，所述方法包括使用集成电路制造线，在晶片上制造集成电路小片； 使用所述集成电路制造线，在所述晶片上的两个相邻集成电路小片之间在所述晶片上划线区域的 一 部分上形成第 一 有源区；在所述划线区域的所述部分形成基本上平行于所述第一有源区的第二有源区；有源区的第三有源区在所述划线区域的所述部分形成在所述第 一和第二有源区之间形成的第四有源区；在所述划线区域的所述部分形成在所述第二和第三有源区之间 形成的第五有源区，其中，所述第四和第五有源区是在所述第二有源区的相对的端部 分的附近形成的，并且其中，所述第四和第五有源区基本上垂直于所述笫二有源区；沿着所述划线区域将所述晶片上的所述集成电路小片切成集成 电路芯片；以及封装所述集成电路芯片。23. 根据权利要求22所述的方法，进一步包括 在切割所述集成电路小片之前，对所述晶片上的所述划线区域的所述部分进行检查，以检测和定位缺陷；基于所述划线区域的所述部分的所述检查结果，调整所述集成电 路制造线；使用所述经过调整的集成电路制造线，在随后的晶片上制造集成 电路小片；将所述随后的晶片上的所述集成电路小片切成集成电路芯片；以及封装所述集成电路芯片。24. —种用于定位缺陷的测试单元阵列，包括 第一组测试单元；连接所述第一組测试单元的所述测试单元的第一金属层； 将所述第一组测试单元的所述测试单元连接到所述第一金属层 的一个或多个触点的集合； 第二组测试单元，其中，所述第一组是所述第二组的真子集；连接所述第二组测试单元的所述测试单元的第二金属层；以及将所述第二金属层连接到所述第一金属层的一个或多个通路的第一集合，其中，基于所述第一和第二组测试结构中的发生故障的测试单元 的数量，定位在一个或多个触点的所述集合、 一个或多个通路的所述 第一集合，或所述第一和第二金属层中的故障。25. 根据权利要求24所述的测试单元阵列，其中 如果所述笫一组测试结构中的其中一个所述测试单元发生故障而所述第一组测试结构中的另一个所述测试单元未发生故障，则识别 出一个或多个触点的所述集合中存在断路。26. 根据权利要求24所述的测试单元阵列，其中 如果所述第一组测试结构中的所有测试单元都发生故障，则识别出在一个或多个通路的所述第一集合中存在断路或识别出在所述第 一金属层中存在断路。27. 根据权利要求26所述的测试单元阵列，其中， 一个或多个 通路的所述第一集合包括两个或更多通路，并且其中，如果所述第一 组测试结构中的所有测试单元都发生故障，则识别出在所述第 一金属 层中存在断路。28. 根据权利要求26所述的测试单元阵列，其中，所述第一金 属层包括金属线路，其中，所述第一金属层中的所述金属线路的宽度 从额定厚度增加，并且其中，如果所述第一组测试结构中的所有测试 单元都发生故障，则识别出在一个或多个通路的所述第一集合中存在 断路。29. 根据权利要求24所述的测试单元阵列，进一步包括 第三组测试单元，其中，所述第二组是所述第三组的真子集； 连接所述第三组测试单元的所述测试单元的第三金属层；以及 将所述第三金属层连接到所述第二金属层的通路的第二集合， 其中，基于所述第二组测试结构中的发生故障的测试单元的数量，识别一个或多个通路的所述第二集合或所述第二金属层中的故障。30. 根据权利要求29所述的测试单元阵列，其中如果所述第二组测试结构中的所有测试单元都发生故障，则识别 出在一个或多个通路的所述第二集合中存在断路或在所述第二金属 层中存在断路。31. 根据权利要求29所述的测试单元阵列，进一步包括 第四组测试单元，其中，所述第三组是所述笫四组的真子集； 连接所述第四组测试单元的所述测试单元的第四金属层；以及 将所述第四金属层连接到所述第三金属层的一个或多个通路的第三集合，其中，基于所述第三组测试结构中的发生故障的测试单元的数 量，识别一个或多个通路的所述第三集合或所述第三金属层中的故障。32. 根据权利要求31所述的测试单元阵列，其中 如果所述第三组测试结构中的所有测试单元都发生故障，则识别出在一个或多个通路的所述第三集合中存在断路或在所述第三金属 层中存在断路。33. 根据权利要求31所述的测试单元阵列，其中 所述第 一 组测试单元包括两个测试单元; 所述第二组测试单元包括四个测试单元； 所述第三组测试单元包括八个测试单元；以及 所述第四组测试单元包括十六个测试单元。34. 根据权利要求33所述的测试单元阵列，其中 所述笫四组测试单元包括所述第三组测试单元的两个集合； 所述第三组测试单元包括所述第二组测试单元的两个集合；以及 所述第二组测试单元包括所述第一组测试单元的两个集合。35. 根据权利要求24所述的测试单元阵列，进一步包括 第n组测试单元，其中，第(n-l)组测试单元是第n组的真子集，其中，第n组包括2An个测试单元，其中，第(n-l)组包括2A(n-l)个测试单元以及其中，第n组包括第(n-l)组测试单元的两个集合， 其中，第(n-l)组包括第(n-2)组测试单元的两个集合； 连接第n组测试单元的测试单元的第n金属层；以及 将第n金属层连接到第(ii-l)金属层的一个或多个通路的第 (n-l)集合，其中，基于第(n-l)组测试结构中的发生故障的测试单元的数 量，识别一个或多个通路的第(n-l)集合或第(n-l)金属层中的故障。36. —种形成用于定位缺陷的测试单元阵列的方法，包括 形成第一组测试单元；形成连接所述第一组测试单元的所述测试单元的第一金属层； 形成将所述第一组测试单元的所述测试单元连接到所述第一金 属层的一个或多个触点的集合； 形成第二组测试单元，其中，所述第一组是所述第二组的真子集； 形成连接所述第二組测试单元的所述测试单元的第二金属层；以及形成将所述第二金属层连接到所述第一金属层的一个或多个通 路的第一集合；以及基于所述第一和第二组测试结构中的发生故障的测试单元的数 量，定位在一个或多个触点的所述集合、 一个或多个通路的所述第一 集合，或第一和第二金属层中的故障。37. 根据权利要求36所述的方法，其中，定位故障的过程包括 如果所述笫一組测试结构中的其中一个所述测试单元发生故障而所述第一组测试结构中的另 一个所述测试单元未发生故障，则识别 出在一个或多个触点的所述集合中存在断路。38. 根据权利要求36所述的方法，其中，定位故障的过程包括 如果所述第一组测试结构中的所有测试单元都发生故障，则识别出在一个或多个通路的所述第一集合中存在断路或在所述第一金属层中存在断路。39. 根据权利要求38所述的方法，其中， 一个或多个通路的所 述第一集合包括两个或更多通路，并且其中，如果所述第一组测试结 构中的所有测试单元都发生故障，则识别出在所述第一金属层中存在断路。40. 根据权利要求38所述的方法，其中，所述第一金属层包括 金属线路，其中，所迷笫一金属层中的所述金属线路的宽度从额定厚 度增加，并且其中，如果所述第一组测试结构中的所有测试单元都发 生故障，则识别出在一个或多个通路的所述第一集合中存在断路。41. 根据权利要求36所述的方法，进一步包括 形成第三组测试单元，其中，所述第二组是所述笫三组的真子集； 形成连接所述第三組测试单元的所述测试单元的第三金属层； 形成将所述第三金属层连接到所述第二金属层的通路的第二集合；以及基于所述第二组测试结构中的发生故障的测试单元的数量，识别 一个或多个通路的所迷第二集合或所述第二金属层中的故障。42. 根据权利要求41所述的方法，其中，识别一个或多个通路 的所述第二集合或所述第二金属层中的故障的过程包括如果所述第二组测试结构中的所有测试单元都发生故障，则识别 出在一个或多个通路的所述第二集合中存在断路或在所述第二金属 层中存在断路。43. 根据权利要求41所述的测试结构，进一步包括 形成第四组测试单元，其中，所述第三组是所述第四组的真子集； 形成连接所述第四组测试单元的所述测试单元的第四金属层； 形成将所述第四金属层连接到所述第三金属层的一个或多个通路的第三集合；以及基于所述第三组测试结构中的发生故障的测试单元的数量，识别一个或多个通路的所述第三集合或所述第三金属层中的故障。44. 根据权利要求43所述的方法，其中，识别一个或多个通路23页的所述第三集合或所述第三金属层中的故障的过程包括如果所述第三组测试结构中的所有测试单元都发生故障，则识别 出在一个或多个通路的所述第三集合中存在断路或在所述第三金属 层中存在断路。45. —种制造集成电路芯片的方法，所述方法包括使用集成电路制造线在测试晶片的一部分上形成笫 一组测试单元；在所述测试晶片的所述部分形成连接所述第 一组测试单元的所述测试单元的第一金属层；在所述测试晶片的所述部分形成将所述第一组测试单元的所述 测试...
【专利技术属性】
技术研发人员：布莱恩斯蒂尼，维克特基齐，马克茨沃尔德，斯特凡诺托奈罗，
申请(专利权)人：PDF全解公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。