半导体结构及其制造方法技术

本发明专利技术提供一种半导体结构及其制造方法。该半导体结构，包括：一半导体衬底，一介电层设于该半导体衬底上，一导线设于该介电层中，以及一金属碳化物盖层设于该导线上方。该半导体结构的制造方法，包括：提供一半导体衬底，形成一介电层于该半导体衬底上，形成一导线于该介电层中，以及，形成一金属碳化物盖层设于该导线上方。

【技术实现步骤摘要】

本专利技术涉及集成电路，且特别是涉及一种互连结构及其制法。技术背景镶嵌工艺已广泛用在集成电路中金属线与介电层插塞的制造。镶嵌工艺 包括先以传统的显影与蚀刻工艺在金属间介电层中形成一开口，然后将铜或铜合金填入开口中。将介电层上多余的金属材料以化学机械抛光(CMP, chemical mechanical polishing)去除后，留下的铜或铜合金即可作为金属线和/ 或介电层插塞。由于铜的电阻较低，铜已经取代铝作为主要的导线材料。然而，随着半 导体的尺寸不断縮小与电流密度的增加，铜依然有电迁移(dectro migration) 与应力迁移(stress migration)的可靠度问题。图1显示以公知技术形成一互连结构的工艺剖面图。在低介电常数层2 中形成有铜导线4，且在低介电常数层2与铜导线4的上表面形成有蚀刻停 止层6。图l所示的结构具有阻容延迟(RCdday)的缺点，因为蚀刻停止层6 的介电常数通常高于低介电常数层2，因而造成金属线之间的寄生电容上升， 增加了阻容延迟。图2显示一种改良后的互连结构，在铜导线4形成有金属盖层8。金属 盖层8通常是由电迁移与应力迁移较低的材料本文档来自技高网...

【技术保护点】
一种半导体结构，包括：一半导体衬底；一介电层，设于该半导体衬底上；一导线，设于该介电层中；以及一金属碳化物盖层，设于该导线上方。

【技术特征摘要】
US 2007-4-11 11/786,3671.一种半导体结构，包括一半导体衬底；一介电层，设于该半导体衬底上；一导线，设于该介电层中；以及一金属碳化物盖层，设于该导线上方。2. 如权利要求1所述的半导体结构，其中该金属碳化物盖层与该导线直 接接触。3. 如权利要求1所述的半导体结构，其中该金属碳化物盖层与该导线之 间还包括一金属盖层，且该金属盖层与该金属碳化物盖层包含相同的金属。4. 如权利要求1所述的半导体结构，其中该金属碳化物盖层包括金属 氮碳化物、金属碳硅化物、或金属氮碳硅化物。5. 如权利要求1所述的半导体结构，其中该金属碳化物盖层包括碳化 铁或氮碳化铁。6. 如权利要求1所述的半导体结构，其中该金属碳化物盖层包括下列材 料的碳化物钨、钜、铁、钴、镍、钼、钛、钴钨磷化物、钴硼化物、或前 述的组合。7. —种半导体结构的制造方法，包括提供一半导体衬底； 形成一介电层于该半导体衬底上； 形成一导线于该介电层中；以及 形成一金属碳...

【专利技术属性】
技术研发人员：张惠林，沈定宇，卢永诚，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]