【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及用于集成电路的基于隐藏式晶闸管的存储器单元设计。
技术介绍
在集成电路
中存在许多不同类型的存储器单元设计，每一类型的存储器 单元设计具有其自身的优点和缺点。举例来说，传统的动态随机存取存储器(DRAM) 单元包含电容器，其用于存储代表逻辑0或1状态的电荷；及存取晶体管，其用于存取此种电荷并经由位线将其发送到感测电路。此种单元设计是有益的，因为 其可做得相对较密集，并因此可在既定集成电路上布置许多此种单元，总计得到大容 量的存储器。话虽如此，传统DRAM单元不是最优的。如刚才所述，此种单元的每个单元需 要两个元件一电容器和存取晶体管。尽管在减小此种单元在集成电路表面上占据的面 积的目的下，存在许多不同的DRAM单元设计，但现实是每个单元容纳两个元件构成 了一个显著的尺寸问题。在一种制作较小存储器单元的方法中，已建议使用晶闸管作为存储器单元中的存 储元件。晶闸管实质上包含两个串联的二极管，或有时称为PNPN结构，其反映装置 是由交替极性(P和N)掺杂来形成的。如在现有技术中已说明，基于晶闸管的单元 可用来选择性地存储电荷，并因此这种单元可用作...
【技术保护点】
一种存储器单元，其包含： 一导电插塞，其形成到衬底中；及 一晶闸管，其设置在所述衬底中，并垂直形成在所述导电插塞的周围且通过电介质与所述导电插塞隔离。
【技术特征摘要】
【国外来华专利技术】US 2005-10-31 11/263,2541、一种存储器单元，其包含一导电插塞，其形成到衬底中；及一晶闸管，其设置在所述衬底中，并垂直形成在所述导电插塞的周围且通过电介质与所述导电插塞隔离。2、 如权利要求1所述的存储器单元，其中所述晶闸管的第一节点直接耦合到阵 列中的位线，其中所述晶闸管的第二节点直接耦合到所述阵列中的字线，且其中所述 导电插塞直接耦合到所述阵列中的使能栅极。3、 如权利要求1所述的存储器单元，其进一步包含隔离构件，所述隔离构件用 于隔离形成在所述晶闸管下面的所述单元。4、 如权利要求1所述的存储器单元，其进一步包含形成在所述单元周围的沟槽 隔离。5、 如权利要求1所述的存储器单元，其进一步包含形成在所述晶闸管下面并接触所述沟槽隔离的隔离结构。6、 如权利要求5所述的存储器单元，其中所述隔离结构包含隐埋氧化物层。7、 如权利要求5所述的存储器单元，其中所述隔离结构包含SOI衬底的体绝缘体。8、 如权利要求5所述的存储器单元，其中所述隔离结构包含反向偏置二极管。9、 如权利要求5所述的存储器单元，其中所述隔离结构包含电介质底切。10、 一种存储器单元，其包含 一导电插塞，其形成到衬底中；及一晶闸管，其设置在所述衬底中，并呈U形形成在所述导电插塞的周围。11、 如权利要求10所述的存储器单元，其中所述晶闸管的第一节点直接耦合到 阵列中的位线，其中所述晶闸管的第二节点直接耦合到所述阵列中的字线，且其中所 述导电插塞直接耦合到所述阵列中的使能栅极。12、 如权利要求10所述的存储器单元，其进一步包含隔离构件，所述隔离构件 用于隔离形成在所述晶闸管下面的所述单元。13、 如权利要求10所述的存储器单元，其进一步包含形成在所述单元周围的沟 槽隔离。14、 如权利要求10所述的存储器单元，其进一步包含形成在所述晶闸管下面并 接触所述沟槽隔离的隔离结构。15、 如权利要求14所述的存储器单元，其中所述隔离结构包含隐埋氧化物层。16、 如权利要求14所述的存储器单元，其中所述隔离结构包含SOI衬底的体绝 缘体。17、 如权利要求14所述的存储器单元，其中所述隔离结构包含反向偏置的二极管。18、 如权利要求14所述的存储器单元，其中所述隔离结构包含电介质底切。19、 一种存储器单元，其包含一导电插塞，其形成到被掺杂为第一极性的衬底中的沟槽中，其中所述导电插塞 通过电介质层与所述衬底绝缘；第一掺杂区，其沿着所述沟槽的侧面，其中所述掺杂区经掺杂具有与所述第一极 性相反的第二极性；及第二掺杂区，其仅沿着所述沟槽的一个侧面，其中所述第二掺杂区在所述第一惨 杂区中的一者之上且被掺杂为所述第一极性。20、 如权利要求19所述的存储器单元，其中所述第一掺杂区中的一者直接耦合 到阵列中的位线，其中所述第二掺杂区直接耦合到所述阵列中的字线，且其中所述导 电插塞直接耦合到所述阵列中的使能栅极。21、 如权利要求19所述的存储器单元，其进一步包含隔离构件，所述隔离构件用于隔离形成在所述晶闸管下面的所述单元。22、 如权利要求19所述的存储器单元，其进一步包含形成在所述单元周围的沟 槽隔离。23、 如权利要求19所述的存储器单元，其进一步包含形成在所述存储器单元...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。