半导体装置及其制作方法制造方法及图纸

本发明专利技术提供一种半导体装置及其制造方法，其具有对称平带电压、相同栅电极材料且高介电常数层的ＣＭＩＳＦＥＴ。ｎＭＩＳＦＥＴ具备：第一栅绝缘膜（１６），其配置于半导体基板（１０）表面上；第一金属氧化物层（２０），其配置于第一栅绝缘膜（１６）上，且具有由Ｍ１ｘＭ２ｙＯ（Ｍ１＝Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ或Ｌｕ，Ｍ２＝Ｈｆ、Ｚｒ、Ｔａ，ｘ／（ｘ＋ｙ）＞０．１２）表示的组成比；第二金属氧化物层（２４）；第一导电层（２８），其配置于第二金属氧化物层（２４）上，ｐＭＩＳＦＥＴ具备：配置于半导体基板（１０）表面上的第二栅绝缘膜（１８）；第三金属氧化物层（２２），其配置于第二栅绝缘膜（１８）上，且具有由Ｍ３↓［ｚ］Ｍ４↓［ｗ］Ｏ（Ｍ３＝Ａｌ，Ｍ４＝Ｈｆ、Ｚｒ、Ｔａ，ｚ／（ｚ＋ｗ）＞０．１４）表示的组成比；第四金属氧化物层（２６）；第二导电层（３０），其配置于第四金属氧化物层（２６）上。

【技术实现步骤摘要】

本专利技术涉及半导体装置及其制造方法，尤其涉及包含MOS晶体管的 半导体装置及其制造方法。
技术介绍
至今，关于具有高介电常数(High—k)层的互补型金属一绝缘物一 半导体场效应晶体管(CMISFET : Complementary Metal Insulator Semiconductor Field Effect Transistor)的平带电压Vre、或阈值电压V化的 控制，进行了如下的努力。即，第一方法是在n通道MISFET及p通道MISFET中使用各自的栅 电极材料的方法(例如，参照专利文献1及专利文献2)。在专利文献1 中公开了作为nMISFET的栅电极适用NiSi，作为pMISFET的栅电极适用 Ni3Si的例子。另外，在专利文献2中公开了作为nMISFET的栅电极适用 NiSi,作为pMISFET的栅电极适用Pt的例子。基本上说，按照nMIS栅 的功函数小于pMIS栅的功函数的方式来选择栅电极。然而，Ni硅化物材 料对热处理温度敏感，组成比(稳定相)容易变化。另外，Pt系材料是还 原性材料，因此，对热处理温度和气氛敏感，改变基底绝缘膜的性质。因 此，限制电极形成后的热处理条件。第二方法是在n通道MISFET及p通道MISFET中，在栅电极/高介 电常数(High—k)层界面作为各自的覆盖(capping)层，对于nMIS插 入1^203层，对pMIS插入Al203层的方法(例如，参照非专利文献1、非 专利文献2及非专利文献3)。出于缓和或除去栅电极/高介电常数(High 一k)层界面中的费米能级钉扎(FLP: Fermi Level Pinning)现象的目的，插入覆盖层。然而，即使使用覆盖层，在变动平带电压VFB中，重要的也是与高介电常数(High—k)层/栅绝缘膜(Si02)的界面，不得不利用向其表面区域的扩散现象。第三方法是在nMISFET及pMISFET中，通过控制高介电常数(High 一k)栅绝缘膜中的A1浓度，将n+聚硅栅和p+聚硅栅的阈值电压Vth设定 为对称的方法(例如，参照专利文献3)。然而，通过A1浓度得到阈值电 压Vth的对称性的浓度区域非常狭窄，另外，通过向nMISFET导入Al， 电特性可能变差。专利文献1特开2007 — 80955号公报(第11一14页、图l)专利文献2特开2006 — 80133号公报(第8 — 9页、图l)专利文献3特开2006 —278376号公报(第7 — 8页、图4)非专利文献1H.N.ALshareef等人著、使用了与镧组合的铪硅氧 化膜电介体层的热稳定的n通道金属栅MOSFET (Thermally Stable N-Metal Gate MOSFETs Using Lag Incorporated HfSio Dielectric) ，2006 Symposium on VLSI Technology Digest of Technical Papers，p.lO陽l 1 。非专利文献2Hyung—SukJung等人著、使用了组合氮及氟的选 择性的AlOx蚀刻(SAE)工序的双栅高电介体技术(Dual High— Gate Dielectric Technology Using AlOx Etch (SAE) Process with Nitrogen and Fluorine Incorporation), 2006 Symposium on VLSI Technology Digest of Technical Papers,p.204-205 。非专利文献3K丄丄ee等人著、提供子lOOnmMOSFET中的理想的阈值电压及迁移率的聚硅/氮化铝/铪硅氧化膜层叠结构(PoiygSi/AlN/HfSiO stack for ideal threshold voltage and mobility in sub-100謡 MOSFETs)，，， 2006 Symposium on VLSI Technology Digest of Technical Papers,p.202-203 。
技术实现思路
本专利技术的目的在于提供实现对称平带电压VFB (或阈值电压Vth)， n/pMISFET均为相同的栅电极材料，具有高介电常数(High—k)电介体 层的CMISFET结构的半导体装置及其制造方法。在此，本专利技术人等为了解决上述问题，在nMISFET区域中，在Si02 上将大于y组成比12at.。/。的HfYO膜成膜，在其上将Hf02成膜。在pMISFET区域中，在Si02上将大于Al组成比14at.。/。的HfAlO膜成膜， 在其上成膜Hf02。另外，栅电极材料适用TaN，形成n/pMISFET，实现 对称平带电压Vra (或阈值电压Vth)。为了实现上述目的，根据本专利技术提供一种半导体装置，其是包含n通 道型第一 MISFET和p通道型第二 MISFET的互补型半导体装置，所述n 通道型第一MISFET具备配置于半导体基板上的第一栅绝缘膜；配置于 所述第一栅绝缘膜上，且具有由MlxM2yO (M1=Y、 La、 Ce、 Pr、 Nd、 Sm、 Gd、 Tb、 Dy、 Ho、 Er、 Tm、 Yb或Lu， M2=Hf、 Zr、 Ta， x/ (x+y)〉0.12)表示的组成比的第一金属氧化物层；配置于所述第一金属氧化物 层上的第二金属氧化物层；配置于所述第二金属氧化物层的第一导电层， 所述p通道型第二 MISFET具备配置于所述半导体基板表面上的第二栅 绝缘膜；配置于所述第二栅绝缘膜上，且具有由M3ZM4W0(M3=A1， M4=Hf、 Zr、 Ta， z/ (z+w) 〉0.14)表示的组成比的第三金属氧化物层；配置于所 述第三金属氧化物层上的第四金属氧化物层；配置于所述第四金属氧化物 层上的第二导电层。根据本专利技术的其他方式，提供一种半导体装置的制造方法，包括在 半导体基板上形成栅绝缘膜的工序；在所述栅绝缘膜上，利用ALD法或 CVD法，形成具有由MlxM2yO (M1=Y、 La、 Ce、 Pr、 Nd、 Sm、 Gd、 Tb、 Dy、 Ho、 Er、 Tm、 Yb或Lu， M2=Hf、 Zr、 Ta， x/ (x+y) >0.12) 表示的组成比的第一金属氧化物层的工序；在所述栅绝缘膜上，利用ALD 法或CVD法，形成具有由M3zM4wO (M3=A1， M4=Hf、 Zr、 Ta， z/ (z+w) 〉0.14)表示的组成比的第三金属氧化物层的工序；在所述第一金属氧化 物层及所述第三金属氧化物层上，利用ALD法或CVD法，形成第二金属 氧化物层及第四金属氧化物层的工序；在所述第二金属氧化物层及第四金 属氧化物层上分别形成第一导电层及第二导电层的工序；利用光刻法及蚀 刻工序，形成栅结构的工序；形成nMISFET用源/漏区域及pMISFET用源/漏区域的工序。根据本专利技术的其他方式，提供一种半导体装置的制造方法，包括在 半导体基板上形成栅绝缘膜的工序；在所述栅绝缘膜上形成虚栅的工序； 形成nMISFET用源/漏区域及pMISFET用源/漏区域的工序；除去所述虚栅的工序；在所述栅绝缘膜上，利用ALD法或CVD法，形成具本文档来自技高网...

【技术保护点】
一种半导体装置，其由ｎ通道型第一ＭＩＳＦＥＴ和ｐ通道型第二ＭＩＳＦＥＴ的互补型半导体装置构成，其特征在于，所述ｎ通道型第一ＭＩＳＦＥＴ具备：第一栅绝缘膜，其配置于半导体基板上的；第一金属氧化物层，其配置于所述第一栅绝缘膜上，且具有由Ｍ１ ｘＭ２ｙＯ表示的组成比，即Ｍ１＝Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ或Ｌｕ，Ｍ２＝Ｈｆ、Ｚｒ、Ｔａ，ｘ／（ｘ＋ｙ）＞０．１２；第二金属氧化物层，其配置于所述第一金属氧化物层上；第一导电层，其配置于所 述第二金属氧化物层上，所述ｐ通道型第二ＭＩＳＦＥＴ具备：第二栅绝缘膜，其配置于所述半导体基板表面上；第三金属氧化物层，其配置于所述第二栅绝缘膜上，且具有由Ｍ３↓［ｚ］Ｍ４↓［ｗ］Ｏ表示的组成比，且Ｍ３＝Ａｌ，Ｍ４＝Ｈｆ、Ｚｒ、Ｔａ，ｚ／ （ｚ＋ｗ）＞０．１４；第四金属氧化物层，其配置于所述第三金属氧化物层上；第二导电层，其配置于所述第四金属氧化物层上。

【技术特征摘要】
JP 2007-6-8 2007-1528711.一种半导体装置，其由n通道型第一MISFET和p通道型第二MISFET的互补型半导体装置构成，其特征在于，所述n通道型第一MISFET具备第一栅绝缘膜，其配置于半导体基板上的；第一金属氧化物层，其配置于所述第一栅绝缘膜上，且具有由M1xM2yO表示的组成比，即M1＝Y、La、Ce、Pr、Nd、Sm、Gd、Tb、Dy、Ho、Er、Tm、Yb或Lu，M2＝Hf、Zr、Ta，x/(x+y)＞0.12；第二金属氧化物层，其配置于所述第一金属氧化物层上；第一导电层，其配置于所述第二金属氧化物层上，所述p通道型第二MISFET具备第二栅绝缘膜，其配置于所述半导体基板表面上；第三金属氧化物层，其配置于所述第二栅绝缘膜上，且具有由M3zM4wO表示的组成比，且M3＝Al，M4＝Hf、Zr、Ta，z/(z+w)＞0.14；第四金属氧化物层，其配置于所述第三金属氧化物层上；第二导电层，其配置于所述第四金属氧化物层上。2. 根据权利要求1所述的半导体装置，其特征在于， 所述第二金属氧化物层由Zr、 Hf、 Ta、 Y、 La、 Al中一种或两种以上的元素、或所述元素的硅酸盐或氮化硅酸盐构成。3. 根据权利要求1所述的半导体装置，其特征在于， 所述第四金属氧化物层由Zr、 Hf、 Ta、 Y、 La、 Al中一种或两种以上的元素、或所述元素的硅酸盐或氮化硅酸盐构成。4. 根据权利要求2所述的半导体装置，其特征在于， 所述第四金属氧化物层由Zr、 Hf、 Ta、 Y、 La、 A中一种或两种以上的元素、或所述元素的硅酸盐或氮化硅酸盐构成。5. 根据权利要求1所述的半导体装置，其特征在于，所述n通道型第一 MISFET及所述p通道型第二 MISFET中，在所述 n通道型第一 MISFET中，由所述第一栅绝缘膜和所述第一金属氧化物层 构成的界面区域控制阈值，在所述p通道型第二 MISFET中，由所述第二栅绝缘膜和所述第三金属氧化物层构成的界面区域控制阈值。6. 根据权利要求2所述的半导体装置，其特征在于，所述n通道型第一 MISFET及所述p通道型第二 MISFET中，在所述 n通道型第一 MISFET中，由所述第一栅绝缘膜和所述第一金属氧化物层 构成的界面区域控制阈值，在所述p通道型第二 MISFET中，由所述第二 栅绝缘膜和所述第三金属氧化物层构成的界面区域控制阈值。7. 根据权利要求3所述的半导体装置，其特征在于，所述n通道型第一 MISFET及所述p通道型第二 MISFET中，在所述 n通道型第一 MISFET中，由所述第一栅绝缘膜和所述第一金属氧化物层 构成的界面区域控制阈值，在所述p通道型第二 MISFET中，由所述第二 栅绝缘膜和所述第三金属氧化物层构成的界面区域控制阈值。8. 根据权利要求l所述的半导体装置，其特征在于， 所述第一导电层及所述第二导电层由Ti、 W、 Ni、 Ta、 Pt、 Mo、 Hf、Ru、 Al中任一种的单一元素、或两种以上元素、或所述元素的硅化物、 碳化物或硼化物构成，所述第二导电层的功函数与所述第一导电层的功函 数相同或高于所述第一导电层的功函数。9. 根据权利要求2所述的半导体装置，其特征在于， 所述第一导电层及所述第二导电层由Ti、 W、 Ni、 Ta、 Pt、 Mo、 Hf、Ru、 Al中任一种的单一元素、或两种以上元素、或所述元素的硅化物、 碳化物或硼化物构成，所述第二导电层的功函数与所述第一导电层的功函 数相同或高于所述第一导电层的功函数。10. 根据权利要求3所述的半导体装置，其特征在于， 所述第一导电层及所述第二导电层由Ti、 W、 Ni、 Ta、 Pt、 Mo、 Hf、Ru、 Al中任一种的单一元素、或两种以上元素、或所述元素的硅化物、 碳化物或硼化物构成，所述第二导电层的功函数与所述第...

【专利技术属性】
技术研发人员：岩本邦彦，小川有人，上牟田雄一，
申请(专利权)人：罗姆股份有限公司，株式会社日立国际电气，株式会社东芝，
类型：发明
国别省市：JP[日本]