一次性可编程存储器、存储电容器及其制造方法技术

本发明专利技术涉及半导体存储器件技术领域，且特别涉及一种ＣＭＯＳ标准工艺兼容的一次性可编程存储器、存储电容器及其制造方法。本发明专利技术的一次性可编程存储器，其存储电容器是由ＭＯＳ晶体管的漏极或源极接触孔与金属互连层之间增加一层电介质层构成。本发明专利技术的一次性可编程存储器、存储电容器及其制造方法，具有工艺上容易实施，存储器面积比现有发明专利技术小的优点。本发明专利技术的用于存储和编程的电容的电介质特性可以独立调节，十分方便电路设计和工艺实施。另外，本发明专利技术回避了现有技术可能出现的错误存储或者错误读出现象。

【技术实现步骤摘要】

本专利技术涉及半导体存储器件
，且特别涉及一种CMOS标准工 艺兼容的一次性可编程存储器(one-time programmable Read Only Memory, OTP-ROM)、存储电容器及其制造方法。
技术介绍
OTP-ROM是一种非易失存储器件，其特点是一次编程存储信息，即 使断电也能永久保存。其种类很多，但当今集成电路是以CMOS工艺为 主，要求OTP-ROM能与CMOS标准工艺兼容。 一个较早的例子是美国 专利号5， 943， 264提出，由一个NMOS晶体管和一个PN结串联构成 OTP存储元件。中国专利申请号200380105655.5提出二个MOS晶体管构 成的OTP存储器。但这二种存储器需要较高的击穿电流和电压，击穿过 程还可能出现负阻效应(snap-back),损坏选择管的栅介质层。美国专利号6,822,888提出OTP存储结构，克服了上述负阻效应。它 是用一个较厚栅介质的NMOS晶体管和较薄栅介质的MOS电容串联，图 1示意出其结构图。该存储器包括衬底硅片10，场区11,选择管NMOS 晶体管的P阱12，厚栅介质131，薄栅介质132， NMOS晶体管多晶硅栅 电极141， MOS电容多晶硅栅电极142， NMOS晶体管源极、漏极N+ 区15。当选择管NMOS管的源端接地，栅极(连接字线WL)接高电位 选通后，MOS电容栅极(连接位线BL)加较高的电压，MOS电容多晶 硅栅极与N+区15之间区域142-15的薄栅介质就会击穿，击穿后可以近 似认为是一个电阻，位线BL和NMOS晶体管的源极可由连接字线WL 的栅极控制导通，存储了l信息。没有击穿的MOS电容无法导通电流， 被认为是记录0信息。这种结构的存储器克服了编程时出现的负阻效应，但由于利用二种厚度的栅介质，实际制造时需要增大二者间距，存在占用面积大的缺点。另外，当MOS电容栅极加高电压时，即使选择管没有选 通的情况下，MOS电容多晶硅栅和P型硅衬底之间区域142-12薄栅介质 可能击穿。这是因为实际上多晶硅后有一步快速热氧化，使多晶硅边缘下 的氧化层较厚，即比多晶硅栅和P型硅之间区域142-12的薄栅介质耐击 穿，容易出现错误存储或者错误读出。
技术实现思路
鉴于上述已有技术的缺点，本专利技术的一个目的是提供一种CMOS标准 工艺兼容的一次性可编程存储器。本专利技术的另一个目的是提供一种CMOS标准工艺兼容的一次性可编 程存储器的存储信息用的电容器(以下简称存储电容器)。本专利技术的再一个目的是提供一种CMOS标准工艺兼容的一次性可编 程存储器及其存储电容器的制造方法。本专利技术的，选择管采 用常规MOS晶体管，存储电容器是通过在MOS晶体管漏极或源极接触孔 与金属互连层之间增加一层薄电介质层制作而成。所述电容器用来存储 1或0信息。编程时，晶体管打开，源极(或漏极)和电容互连金 属端之间加较高电压使漏极(或源极)接触孔上的电介质层击穿实现一次 编程。一种一次性可编程存储器，包括一层硅衬底，在上述硅衬底表面形成场区，隔离MOS晶体管的P/N阱，MOS器件的 栅介质层、多晶硅栅极层，临近上述多晶硅栅极的源极、漏极掺杂区，位于上述场区、MOS晶体管的源极、漏极掺杂区以及多晶硅栅极表面 的第一电介质层，在上述第一电介层中形成的相互独立的第一和第二接触 L，上述第一 接触孔引出MOS晶体管的漏极，上述第二接触孔引出MOS晶体管的源极，分别形成于上述第一和第二接触孔的第一和第二互连金属层；形成于上述第一接触孔和上述第一互连金属层之间或上述第二接触 孔和上述第二互连金属层之间的第二电介质层。上述第二电介质层的击穿电压大于存储器的工作电压，小于MOS晶体 管的栅极击穿电压以及源极、漏极的击穿电压。上述第二电介质层可以为采用等离子增强化学气相淀积法形成的 Si02、 SixNy、 SiOxNy或者Si02/SixNy复合电介质层。上述第二电介质层可以为采用化学气相淀积法、溅射、电子束蒸发或 原子层化学气相淀积法形成的Hf02、 Zr02、 A1203、 Ta20s电介质层。上述第二电介质层的厚度可以为10A至200A。上述MOS晶体管可以为N型或P型。一种一次性可编程存储器的存储电容器，其是在MOS晶体管的漏极或 源极的接触孔与金属互连层之间制成一层第二电介质层。上述第二电介质层的击穿电压大于存储器的工作电压，小于MOS晶体 管的栅极击穿电压以及源极、漏极击穿电压。上述第二电介质层可以为采用等离子增强化学气相淀积法形成的 Si02、 SixNy、 Si(XNy或者Si02/S^Ny复合电介质层，上述电介质层的厚 度可以为10A至200A。上述第二电介质层可以为采用化学气相淀积法、溅射、电子束蒸发或 原子层化学气相淀积法形成的Hf02、 Zr02、 A1203、 Ta20s电介质层，上述 电介质层的厚度可以为10A至200A。一种一次性可编程存储器的制造方法，其包括下列步骤形成一层硅衬底，在上述硅衬底表面形成场区，形成隔离MOS晶体管的P/N阱，形成 MOS器件的栅介质层、形成多晶硅栅极层，植入MOS晶体管的源极、漏 极惨杂区，在上述场区、MOS晶体管的源极、漏极掺杂区及上述多晶硅栅极的表 面形成第一电介质层，在上述第一电介层中形成相互独立的第一和第二接触孔，上述第一接触孔引出MOS晶体管的漏极，上述第二接触孔引出MOS 晶体管的源极；在上述第一接触孔或上述第二接触孔上形成第二电介质层，在上述第 二电介质层/第一接触孔和上述第二接触孔/第二电介质层上形成第一互连 金属层；上述第二电介质层可以为采用等离子增强化学气相淀积法形成的 Si02、 SixNy、 SiOxNy或者Si02/SixNy复合电介质层。上述第二电介质层可以为采用化学气相淀积法、溅射、电子束蒸发或 原子层化学气相淀积法形成的HfQ2、 Zr02、 A1203、 Ta20s电介质层。上述第二电介质层的厚度可以为10A至200A。本专利技术的，具有工艺 上容易实施，存储器面积比现有专利技术小的优点。例如，对于典型的0.18um CMOS技术，比现有技术美国专利6,822,888节约35%左右的面积；如果采 用0.18umCMOS技术，节约的面积还会更多。本专利技术的用于存储和编程 的电容的电介质特性可以独立调节，十分方便电路设计和工艺实施。另外， 本专利技术回避了美国专利6，822，888可能出现的错误存储或者错误读出现象。附图说明图1为现有一次性可编程存储器的结构示意图。图2a-2b为本专利技术的一实施例的存储阵列等效电路图及其截面图的示 意图。图3a-3b为本专利技术的另一实施例的存储阵列等效电路图及其截面图的 示意图。具体实施例方式下面结合附图，对本专利技术的具体实施方式作进一步的详细说明。对于 所属
的技术人员而言，从对本专利技术的详细说明中，本专利技术的上述 和其他目的、特征和优点将显而易见。图2a为本专利技术的一实施例的一次性可编程存储阵列的等效电路图， 图2b为图2a中一个基本存储单元的截面图。首先通过图2b—例基本存储单元的截面图说明专利技术的具体制造方法。 该实施例是用硅片作为衬底材料，按照标准硅CMOS工艺实施。如果选 择SOI (Silicon-on-insulation，绝缘衬底上的硅)或SO本文档来自技高网...

【技术保护点】
一种一次性可编程存储器，其特征在于包括一层硅衬底，　在上述硅衬底表面形成场区，隔离ＭＯＳ晶体管的Ｐ／Ｎ阱，ＭＯＳ器件的栅介质层、多晶硅栅极层，临近上述多晶硅栅极的源极、漏极掺杂区，　位于上述场区、ＭＯＳ晶体管的源极、漏极掺杂区以及多晶硅栅极表面的第一电介质层，　在上述第一电介层中形成的相互独立的第一和第二接触孔，上述第一接触孔引出ＭＯＳ晶体管的漏极，上述第二接触孔引出ＭＯＳ晶体管的源极，　分别形成于上述第一和第二接触孔的第一和第二互连金属层；　形成于上述第一接触孔和上述第一互连金属层之间或上述第二接触孔和上述第二互连金属层之间的第二电介质层。

【技术特征摘要】
1.一种一次性可编程存储器，其特征在于包括一层硅衬底，在上述硅衬底表面形成场区，隔离MOS晶体管的P/N阱，MOS器件的栅介质层、多晶硅栅极层，临近上述多晶硅栅极的源极、漏极掺杂区，位于上述场区、MOS晶体管的源极、漏极掺杂区以及多晶硅栅极表面的第一电介质层，在上述第一电介层中形成的相互独立的第一和第二接触孔，上述第一接触孔引出MOS晶体管的漏极，上述第二接触孔引出MOS晶体管的源极，分别形成于上述第一和第二接触孔的第一和第二互连金属层；形成于上述第一接触孔和上述第一互连金属层之间或上述第二接触孔和上述第二互连金属层之间的第二电介质层。2. 根据权利要求l所述的存储器，其特征在于上述第二电介质层的击 穿电压大于存储器的工作电压，小于MOS晶体管的栅极击穿电压以及源 极、漏极的击穿电压。3. 根据权利要求2所述的存储器，其特征在于上述第二电介质层为 采用等离子增强化学气相淀积法形成的Si02、 SixNy、 SiOxNy或者Si02 / SixNy复合电介质层。4. 根据权利要求2所述的存储器，其特征在于上述第二电介质层为 采用化学气相淀积法、溅射、电子束蒸发或原子层化学气相淀积法形成的 Hf02、 Zr02、 A1203、 Ta20s电介质层。5. 根据权利要求3或4所述的存储器，其特征在于上述第二电介质 层的厚度为10A至200A。6. 根据权利要求5所述的存储器，其特征在于上述MOS晶体管为N 型或P型。7. —种一次性可编程存储器的存储电容器，其特征在于其是在MOS 晶体管的漏极或源极的接触孔与金属互连层之间制成一层第二电介质层。8. 根据权利要求7所述的存储电容器，其特征在于上述第二电介质层 的击穿电压大于存储器的工作电压，小于MOS晶体管的栅极击穿电压以及 源极、漏极击穿电...

【专利技术属性】
技术研发人员：高文玉，
申请(专利权)人：和舰科技苏州有限公司，
类型：发明
国别省市：32[中国|江苏]