积层陶瓷电容器及其制造方法技术

本发明专利技术涉及一种积层陶瓷电容器，无论介电体层与内部电极层的厚度以及零件尺寸如何，均可以确保具有较高的抗折强度。此积层陶瓷电容器通过使用已实质性氧化的电极层作为多个内部电极层１１ｂ中位于积层方向两端的两个内部电极层１１ｂ１，并且利用已氧化的内部电极层１１ｂ１的抗折强度显著高于未氧化的剩余内部电极层１１ｂ的抗折强度，而可以提高积层陶瓷电容器１０自身的抗折强度。

【技术实现步骤摘要】

本专利技术涉及具备介电体层与内部电极层交替堆积之结构的积层陶瓷电容器，以及此积层陶瓷电容器的制造方法。
技术介绍
积层陶瓷电容器具备陶瓷芯片与一对外部电极，此陶瓷芯片具有介电体层与内部电极层交替积层、且内部电极层的端缘在陶瓷芯片的相对面上交替露出的构造，此一对外部电极形成在陶瓷芯片的相对面上，使与内部电极层的露出端缘导通。此积层陶瓷电容器经过以下步骤而制造未烧制介电体层的制作步骤，将至少含有BaTiO3等介电体粉末的陶瓷浆料涂布并干燥而制作；未烧制内部电极层的形成步骤，将至少含有Ni等金属粉末的导电糊印刷在未烧制介电体层的表面而形成；未烧制陶瓷芯片的获取步骤，将已形成未烧制内部电极层的未烧制介电体层堆积压接而获取；未烧制外部电极的形成步骤，将至少含有Ni等金属粉末的导电糊涂布在未烧制陶瓷芯片的表面而形成；以及未烧制陶瓷芯片的烧制步骤，对未烧制外部电极形成以后进行。当构成内部电极层的金属为贱金属时，为了进行特性调整，根据需要对烧制后的陶瓷芯片追加称为再氧化处理的热处理步骤。专利文献1日本专利特开平8-124785号公报
技术实现思路
对于同时要求大容量化及小型化的积层陶瓷电容器，为实现大容量化，使介电体层与内部电极层薄层化为厚度μm级，另外，为实现小型化，零件尺寸甚至达到称为0603(长度方向的基准值为0.6mm，宽度及高度尺寸的基准值为0.3mm)或者0402(长度方向的基准值为0.4mm，宽度及高度尺寸的基准值为0.2mm)的尺寸。如此规格的积层陶瓷电容器，其抗折强度当然低于上述具有较大厚度及尺寸的积层陶瓷电容器，故而在基板上安装时或者在安装状态下产生应力时等，可能产生缺损或破裂等。本专利技术是鉴于以上所述创作而成，目的在于提供一种积层陶瓷电容器，无论介电体层与内部电极层的厚度以及零件尺寸如何，均可以确保具有较高的抗折强度，并且提供一种可以恰适制造此积层陶瓷电容器的制造方法。为了实现上述目的，本专利技术的积层陶瓷电容器，其特征在于具备介电体层与内部电极层交替堆积的结构，且多个内部电极层中，包含位于积层方向两端的两个内部电极层的积层方向两侧之一层以上的内部电极层，已实质性氧化而不再发挥内部电极层的功能，因此可以通过未氧化的剩余内部电极层而决定静电容量。根据此积层陶瓷电容器，通过使用已实质性氧化的电极层作为多个内部电极层中，包含位于积层方向两端的两个内部电极层的积层方向两侧之一层以上的内部电极层，并且利用已氧化的内部电极层的抗折强度显著高于未氧化的剩余内部电极层的抗折强度，可以提高积层陶瓷电容器自身的抗折强度。另一方面，本专利技术的积层陶瓷电容器的制造方法，其特征在于此积层陶瓷电容器具备介电体层与内部电极层交替堆积的结构，且包括未烧制介电体层的制作步骤，将至少含有介电体粉末的陶瓷浆料涂布并干燥而制作；未烧制内部电极层的形成步骤，将至少含有金属粉末的导电糊印刷在未烧制介电体层的表面而形成；未烧制陶瓷芯片的获取步骤，将已形成未烧制内部电极层的未烧制介电体层堆积压接而获取；未烧制外部电极的形成步骤，将至少含有金属粉末的导电糊涂布在未烧制陶瓷芯片的表面而形成；以及未烧制陶瓷芯片的烧制步骤，在未烧制外部电极形成以后，将未烧制陶瓷芯片在下述条件下进行烧制，即，包含位于积层方向两端的两个未烧制内部电极层的积层方向两侧之一层以上的未烧制内部电极层，已实质性氧化。根据此积层陶瓷电容器的制造方法，可以恰当且准确地制造上述积层陶瓷电容器。根据本专利技术，能够提供一种积层陶瓷电容器，无论介电体层与内部电极层的厚度以及零件尺寸如何，均可以确保具有较高的抗折强度，并且提供一种可以恰当制造此积层陶瓷电容器的制造方法。本专利技术的上述目的以及除此以外的目的、结构特征、作用效果，根据以下说明与附图显然可知。附图说明图1是应用本专利技术的积层陶瓷电容器的立体图。图2是图1所示的介电体层内纹理的配置形态示意图。10 积层型陶瓷电容器11 陶瓷芯片11a介电体层 11b内部电极层11b1 位于积层方向两端的两个内部电极层具体实施方式图1是应用本专利技术的积层陶瓷电容器的立体图，图2是图1的a-a线剖面图。图1所示的积层型陶瓷电容器10具备形成立方体形状的陶瓷芯片11，与设置在此陶瓷芯片11的长度方向两端部的外部电极12、12。陶瓷芯片11具有包含BaTiO3等介电材料的介电体层11a、与包含Ni、Cu、Sn等贱金属材料的内部电极层11b交替堆积的结构，内部电极层11b的端缘在陶瓷芯片11的相对面(长度方向的端面)上交替露出。各外部电极12具备包含Ni、Cu、SN等贱金属材料的多层构造，并且最内侧层与内部电极层11b的露出端缘导通。多个内部电极层11b中位于积层方向两端的两个内部电极层11b1，已实质性氧化而不再发挥内部电极层的功能。即，对于此积层陶瓷电容器10，多个内部电极层11b中，通过除上述两个内部电极层11b1以外的剩余内部电极层11b而决定静电容量。以下，说明上述积层陶瓷电容器的优选制造方法例。首先，利用球磨机搅拌混合BaTiO3粉末；相对于此BaTiO3粉末的重量，称量10重量分的有机黏合剂(聚乙烯醇缩丁醛)；以及以所称量的与此BaTiO3粉末的重量比为1∶1的乙醇为主成分的有机溶剂，制作陶瓷浆料。另一方面，利用球磨机搅拌混合Ni粉末；相对于此Ni粉末的重量，称量10重量分的纤维素黏合剂；以及以所称量的与此Ni粉末的重量比为1∶1的松油醇为主成分的有机溶剂，制作导电糊。接着，将上述陶瓷浆料以特定厚度涂布在PET等薄膜上，并进行干燥，制作未烧制介电体层。然后，将上述导电糊以特定的厚度、形状以及图案印刷在未烧制介电体层的表面，形成未烧制内部电极层。上述未烧制介电体层具有多层获取时的对应尺寸，并且未烧制内部电极层中获取层数所对应的数量印刷为矩阵状。其次，将已形成未烧制内部电极层的未烧制介电体层进行堆积热压接，并将所获得的积层体在特定的位置，以特定尺寸加以分割，获得未烧制陶瓷芯片。在此未烧制陶瓷芯片的相对面(长度方向的端面)上，未烧制内部电极层的端缘交替露出。接着，将上述导电糊分别涂布在未烧制陶瓷芯片的长度方向的端面，形成未烧制外部电极。接着，将已形成未烧制外部电极的未烧制陶瓷芯片在下述条件下进行烧制，即多个未烧制内部电极层中，位于积层方向两端的两个未烧制内部电极层已实质性氧化。此处，采用以下的烧制环境作为烧制条件，即氧分压高于通常的氧分压(PPO2＜10-9atm10-4Pa)，具体而言，具有相当于Ni-NiO的平衡氧分压的氧分压(PPO2＝10-8atm10-3Pa)，在烧制环境中以1260℃进行烧制。由此，将包含未烧制内部电极层的未烧制陶瓷芯片与未烧制外部电极同时烧制。然后，对烧制后的陶瓷芯片在N2环境中以600～800℃进行再氧化处理，以进行特性调整，获得如图1及图2所示的积层陶瓷电容器。将由以上制法所获得的积层陶瓷10在积层方向上切断，并对切断面进行研磨以后，以EPMA(Electron Probe Micro Analyzer，电子探针)检查此切断面的O2浓度分布，结果可确认，位于积层方向两端的两个内部电极层11b1的O2浓度显著高于其他内部电极层11b，并且此两个内部电极层11b1已实质性氧化而不再发挥内部电极层的功能。即，对于此积层本文档来自技高网...

【技术保护点】
一种积层陶瓷电容器，其特征在于：具备介电体层与内部电极层交替堆积的结构，且多个内部电极层中，包含位于积层方向两端的两个内部电极层的积层方向两侧之一层以上的内部电极层，已实质性氧化而不再发挥内部电极层的功能，因此可以通过未氧化的剩余内部电极层而决定静电容量。

【技术特征摘要】
JP 2005-7-26 2005-2158391.一种积层陶瓷电容器，其特征在于具备介电体层与内部电极层交替堆积的结构，且多个内部电极层中，包含位于积层方向两端的两个内部电极层的积层方向两侧之一层以上的内部电极层，已实质性氧化而不再发挥内部电极层的功能，因此可以通过未氧化的剩余内部电极层而决定静电容量。2.一种积层陶瓷电容器的制造方法，其特征在于此积层陶瓷电容器具备介电体层与内部电极层交替堆积的结构，且包括未烧制介电体层的制作步骤，将至少含有介电体粉末的陶瓷浆料涂布并干燥而制作；未烧制内部电极层的形成步骤，将至少含有金属粉末的...

【专利技术属性】
技术研发人员：西川润，水野洋一，织茂宽和，
申请(专利权)人：太阳诱电株式会社，
类型：发明
国别省市：JP[日本]